关于FPGA数据存储

fascinate_lyd98

这个，乍一看，挺简单的；
其实，仔细想想，需要一定得算法。
因为100Mclk，并行数据10bits，传统简单的方法，要大于1G的高频clk，按bit搜索特定序列。
那么，短时间内，我只能想到一个比较笨的方法：
（1）切换时钟域：100M转换为100*10/32；clk31.25；
（2）数据同步转换：10Bits转换为32Bits；
（3）32bits在clk31.25下分为32路并行数据；
（4）32路并行数据肯定有一路是能够搜索到特定的序列的；
（5）至于其他细致的部分，肯定需要完善。
后续有好的方法，再讨论。