输出摆幅

向南小猴纸 · 发表于 2019-7-19 10:32:39

想问下这个样子的输出级为什么不能实现轨对轨的摆幅？负载为大电容

向南小猴纸 · 发表于 2019-7-19 20:16:51

nanke 发表于 2019-7-19 13:50
应该是ip，in的电压摆幅限制了输出摆幅。

为什么？不是很明白？ip in 电压摆幅会限制到输出吗？？？

向南小猴纸 · 发表于 2019-7-19 21:27:02

AcoAco 发表于 2019-7-19 20:51
在你的设计i_p> i_n（即使稍微）。检查M24和M26的电流。设计不完整，因此无法按预期正常工作。
既然你也 ...

设计不完整的意思是考虑的不够全面吗？我现在理解到的是应该确定电流准确匹配或者关闭晶体管来防止泄露是这样么？？

向南小猴纸 · 发表于 2019-7-20 09:46:01

acging 发表于 2019-7-19 22:36
有看过输出级pmos nmos电流吗？
比如输出高，nmos电流应该很小几乎为0

看了输出高时没有为零两个的电流基本相等的 in ip 是用来求前级的电流的整体是连接成单位正义增益缓冲器的

账号		自动登录	找回密码
密码			注册

[求助] 输出摆幅