关于静态时序分析pt问题

ljianlin

DC 后如果做PT, 叫 prelayout STA, 目的是验证给后端的SDC的正确性，以及即使不考虑net delay的时候路径是否满足setup time 要求。因为如果在没有net delay 的时候，setup time 都是violation, 那基本不用往后做布局布线了，结果只会更差，必须回到前端修改设计或者 sdc, or both.  因此 DC 后的PT (Prelayout STA) 可以不读入任何寄生参数文件 spef, 只用综合后网表。而且通常这时候 hold time 除了特别大的要看，其它基本都先忽略掉，等布局布线之后再查。当然，不排除有综合后能生成简单spef的情况 (比如 DCT flow之后是否能用database 产生spef, 我不是很清楚)，那样的话把这个spef读进去可能也可以。