|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
×
大家好我用一个专门的.v文件定义了一系列常量
只有一些parameter，没有module endmodule
QII综合的时候没有把该文件添加到工程，只是在用到的.v中include一下
QII可以综合通过，但是用modelsim联合仿真的时候出现错误
(vlog-2155) Global declarations are illegal in Verilog 2001 syntax
另外一种方法就是用·define定义常数，但是那样要改的太多了
是不是有哪些编译设置
谢谢 |
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
IP卡
狗仔卡
发表于 2013-9-29 14:25:55
提升卡
沉默卡
喧嚣卡
变色卡
创芯人才网