设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › PLL可以鎖相但不能鎖頻
返回列表 发新帖
查看: 579|回复: 6

[求助] PLL可以鎖相但不能鎖頻

[复制链接]
发表于 2025-8-5 09:11:41 | 显示全部楼层

仔细看了下，VCO的rise 没有DN pulse出现，使用的不是传统的PFD？

本帖最后由 09微电子小贝 于 2025-8-5 09:43 编辑

楼主给的初始电压是在VCO的两倍频率附近？仔细看了下，VCO的rise 没有DN pulse出现，使用的不是传统的PFD？如果是PD，PD的工作范围是0~2*pi。
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 05:46 , Processed in 0.014480 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表