PLL可以鎖相但不能鎖頻

wawafishg · 发表于 2025-8-4 23:11:01

您需要登录才可以下载或查看，没有账号？注册

×

如波形圖，我的UP/DN都已經成為pulse，Vtune也已經停止變化，但是自分頻器回授的頻率與reference的頻率正好差了兩倍，並且只有相位鎖住，想請問各位高手有沒有遇過個問題的經驗，分享問題的所在，並且該如何解決，先謝謝大家的回覆。

wawafishg · 发表于 2025-8-4 23:13:29

補充，有在Ring VCO給一點初始電壓提供起振，不確定跟這個有沒有關係

09微电子小贝 · 发表于 2025-8-5 09:11:41

本帖最后由 09微电子小贝于 2025-8-5 09:43 编辑

楼主给的初始电压是在VCO的两倍频率附近？仔细看了下，VCO的rise 没有DN pulse出现，使用的不是传统的PFD？如果是PD，PD的工作范围是0~2*pi。

wawafishg · 发表于 2025-8-5 10:05:29

09微电子小贝发表于 2025-8-5 09:11
楼主给的初始电压是在VCO的两倍频率附近？仔细看了下，VCO的rise 没有DN pulse出现，使用的不是传统的PFD？ ...

出現問題的那一張waveform我沒有給Vtune初始電壓，我只有在Ring VCO第一級給了一個小電壓以供震盪

如果有給Ring VCO Vtune接近鎖定的初始電壓是可以成功鎖住的

另外 PFD的部分用的是傳統的PFD(如下圖)

非常感謝您的回覆

xuwenwei · 发表于 2025-8-5 10:34:53

正常PLL不用给Vtune初始电压吧，而且如果你有上电的过程VCO是会振荡的，不需要你做任何处理
这样你试试还会出现不锁频的现象吗？
传统的PFD不是需要加个延迟去除死区你加了吗

wawafishg · 发表于 2025-8-5 10:39:00

xuwenwei 发表于 2025-8-5 10:34
正常PLL不用给Vtune初始电压吧，而且如果你有上电的过程VCO是会振荡的，不需要你做任何处理
这样你试试还 ...

主要先加一個初始電壓到vtune是為了要看PLL是否成功進入鎖定狀態還有看Vtune的ripple狀況
另外我對單一個PFD作相同情況的模擬，確實會出現問題
感謝您的回覆

xuwenwei · 发表于 2025-8-5 10:56:37

wawafishg 发表于 2025-8-5 10:39
主要先加一個初始電壓到vtune是為了要看PLL是否成功進入鎖定狀態還有看Vtune的ripple狀況
另外我對單一 ...

如果你想快速进入锁定状态，你加的vtune电压不能太高，毕竟正常工作时是从0开始往上增加的，频率也是从低到高的，你现在初始电压太高，频率一下子就太高了再加上你PFD的问题就有问题了
先搞定pfd，再看整体吧，整体仿真太慢

账号		自动登录	找回密码
密码			注册

[求助] PLL可以鎖相但不能鎖頻