设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 想把自己的一个模块设计为一个IP核，应该用什么工具进行 ...

返回列表发新帖

查看: 6041|回复: 7

想把自己的一个模块设计为一个IP核，应该用什么工具进行封装、打包？？？

发表于 2007-7-4 17:42:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

很想知道有没有什么工具进行ＩＰ核的设计
原来ＩＳＥ５．１有个叫ＩＰ　Ｃａｐｔｕｒｅ　的工具可以进行封装、打包
但ＩＳＥ７．１就没有这个工具了

哪位大虾给指点一下，先谢了！！！！

相关帖子

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-29 04:09 , Processed in 0.012695 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表