模块调用问题

老扁

可能两个原因：
1.端口连接信号定义得不对，没有连接起来；请仔细查连接信号的类型和大小。
2.虽然各自模块都对，但连结起来以后，时序并不匹配；这个需要你自己去解决了。

老扁

似乎明白你的错误在哪里了：
首先在顶层模块的input和output是顶层的PORT，是无法完成你说的连接两个模块的关系的；两个模块必须靠顶层模块的局部内部变量来连接。
而且你说的各自编译正确，并不代表任何问题，可能你根本就没有对它们进行仿真过；也无法保证它们的功能就是正确的。
从你的表述来看，你可能还需要再仔细学习一下HDL设计的基本知识。：）