FPGA实现bpsk的解调中的问题，求助各路大神

阿泰-0574 · 发表于 2014-6-25 15:50:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

求助各路大神：1.准备用FPGA（xilinx spartan-6）来实现bpsk的解调，接收到中频频率为36M的信号，带宽为300K，通过采样速率为125Msps的ADC之后，需要通过抽取来降低采样频率吗？
2.整个实现过程需要设计哪些模块？据我所知，需要载波同步，符号同步，抽取和判决，帧同步等模块，请问还需要其他模块吗？
3.数字下变频的目的是不是就是实现解调？解调和下变频至零中频是不是同一个概念？

求大神解答，万分感激！

阿泰-0574 · 发表于 2014-6-25 19:42:56

大神求解啊

阿泰-0574 · 发表于 2014-6-25 21:38:43

回复 4# polozpt

谢谢你的回答~还有个问题，就是bpsk解调为什么需要采用正交解调呢？请看如下两图： VIDL20B%26J(3}EX{`RQATX.jpg

一个是采用正交解调，而另一个不是

账号		自动登录	找回密码
密码			注册

[求助] FPGA实现bpsk的解调中的问题，求助各路大神

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1