设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求助！关于FPGA和DSP之间的SRIO互连问题！请各位大神指 ...
返回列表 发新帖
查看: 7334|回复: 5

[求助] 求助！关于FPGA和DSP之间的SRIO互连问题！请各位大神指点！

[复制链接]
macliu88
发表于 2013-11-6 17:36:24 | 显示全部楼层
你好，我也在使用赛灵思ip生成的SRIO V5.6，刚开始接触SRIO，看参考手册srio_ug503里面Quick Start Example Design那一张说ip生成之后是一个回环的东西，还说可以用用tcl文件生成例子工程,不明白啥意思啊，怎么生成？
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-19 04:12 , Processed in 0.009466 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表