在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
复旦DC教程  ...23 ching 2008-10-19 235589 assassin_cn 2014-1-23 14:13
[资料] Design compiler 相關文件 mnkskimo 2014-1-17 22002 mangotango 2014-1-23 13:44
[求助] 大家有没有好的ISE时序约束类的教材推荐一下 wla0123 2014-1-18 12002 wla0123 2014-1-23 13:08
FPGA高级时序约束教材  ...23456..7 flood_bird 2009-11-28 6914532 Garnation 2014-1-22 21:53
Verilog 阻塞和非阻塞分析(中英文配套)  ...23 heal119 2009-11-2 266034 我擦泪 2014-1-22 16:24
Ver ilog HDL 中阻塞与非阻塞过程赋值的区别与应用 jqjszxd 2009-9-17 52348 我擦泪 2014-1-22 16:23
[资料] Layout教材 scscsc 2013-6-28 42122 501xyz501 2014-1-22 16:17
[资料] 嵌入式系统软硬件协同设计实战指南-- ZedBoard 开发板工程例程 -- 第1 章工程例程 - [阅读权限 5] chenpenghjh3 2013-5-1 147 makaay3313 2014-1-20 10:26
[求助] 请问一下谁有Quartus II 9.0这个软件。。。 睁着眼说坚强 2014-1-17 31921 睁着眼说坚强 2014-1-20 10:05
[求助] 寻求xilinx bfm ip核的license - [悬赏 50 信元资产] sxl630828191 2013-5-29 44194 alfhsu 2014-1-20 09:44
altera时序分析  ...2 keenboyee 2008-8-6 153668 my19762001 2014-1-20 09:06
[资料] Quartus II时序优化策略 supermanqc 2013-12-30 31576 wolf0224 2014-1-19 22:17
[求助] 求求大家帮帮我:关于ep1c6t144c8与epm3256atc144的管脚 我要努力学习 2014-1-19 12169 steven_wgq 2014-1-19 20:18
[资料] Handel-C說明文件 vanlong 2010-7-12 41844 mangotango 2014-1-18 13:49
[资料] Active-HDL_9.2sp1_Update2_2013_05_15,9.2SP1的Cr可用!!!!!!!!  ...2 weigaozu 2013-8-7 178516 metode 2014-1-17 16:21
[资料] 版图设计实例  ...2 maliulin 2011-7-13 174434 dianzi805 2014-1-17 11:41
[求助] 求助基于verilog的FIR数字滤波器的设计的论文 睁着眼说坚强 2014-1-10 22034 睁着眼说坚强 2014-1-16 20:44
[资料] Synplify 9.6.2破解,完全可用,32位和64位皆可 gateway91 2014-1-9 62285 gateway91 2014-1-16 13:22
[求助] 求助 yakun3046 2014-1-16 01592 yakun3046 2014-1-16 11:19
[求助] verilog优化问题 隔壁村的酱油 2014-1-6 32505 microw 2014-1-16 11:08
[资料] verilog资料 落伍的奋起 2014-1-15 02086 落伍的奋起 2014-1-15 20:26
[资料] 通信系统仿真原理与无线应用(英文版) libaoshen888 2013-10-25 11895 eagle217 2014-1-14 23:10
来自Xilinx美国代理nuho公司的 ISE 9.1i 培训.pdf  ...23456 sw1120 2009-2-5 5270242 liaowen 2014-1-14 16:25
[资料] 数字设计必备学习文档 scott_lele 2014-1-14 02118 scott_lele 2014-1-14 11:04
NSC资深工程师讲解PLL入门到完成应用设计  ...2345 flyoxy 2008-10-26 4610424 plike8846 2014-1-13 21:35
[资料] ALTERA QUARTUS II 11.0 handbook vinsung 2012-4-5 32597 zhangbinsniper 2014-1-13 19:51
[求助] 有人有"半导体器件基础"betty lise anderson的解答嗎 technology53 2010-4-23 32714 lichenxi 2014-1-13 00:54
[资料] 数字电视 staroad2013 2013-8-2 42814 liaowen 2014-1-12 19:10
[资料] 夏宇闻。算法到verilog实现  ...234 rexue5495 2013-7-11 308590 flyover_xiao 2014-1-12 15:05
[求助] cadence import .v 文件的问题 - [悬赏 200 信元资产] teaburg 2014-1-11 03586 teaburg 2014-1-11 12:15
[资料] 基于FPGA的LINC发射机的设计 智慧棒 2011-6-25 61499 wpf2053 2014-1-11 09:31
[资料] VHDL串口通信 swain168 2013-9-7 312515 zzq81 2014-1-11 00:06
[求助] 各位大虾,如何生成标准单元的verilog仿真模型 hua2011sz 2011-12-6 63637 belamy 2014-1-10 14:50
Clock Domain Crossing (CDC) Design & Verification  ...23456 harold 2009-1-11 5213808 fanxun 2014-1-10 12:32
[求助] 求IEICE Paper: Bit-Stream Signal Processing Circuits and Their Application adapt 2014-1-9 02227 adapt 2014-1-9 15:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-6 05:29 , Processed in 0.049610 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块