设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA高级时序约束教材
1234567下一页
返回列表 发新帖
楼主: flood_bird

FPGA高级时序约束教材

[复制链接]
发表于 2010-4-3 10:35:19 | 显示全部楼层
参考一下！
回复 支持 反对

使用道具 举报

发表于 2010-4-3 10:43:11 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2010-5-19 15:33:43 | 显示全部楼层
good, thanks.
回复 支持 反对

使用道具 举报

发表于 2010-5-19 15:35:03 | 显示全部楼层
good, thanks.
回复 支持 反对

使用道具 举报

发表于 2010-5-19 15:38:04 | 显示全部楼层
good, thanks.
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

kaprix
发表于 2010-5-20 12:02:20 | 显示全部楼层
1# flood_bird



see it first
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-5-20 12:23:19 | 显示全部楼层
谢谢了，十分需要综合和布局布线约束方面的资料！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-5-21 20:15:15 | 显示全部楼层
是不是好东西呀？看看先
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-7-2 19:04:10 | 显示全部楼层
好东西，看一下！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-7-2 20:49:41 | 显示全部楼层
Thanks.
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-9 21:12 , Processed in 0.015783 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表