EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区

Layout讨论区今日: 4 |主题: 13399|排名: 4

版主: snk88, mickey1999, jian1712, lixiaojun707, cxl666

1 ... 351 352 353 354355356 357 358 ... 383 / 383 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 818PDK设计软件	michael.hong 2013-2-6	33012	碎阳碎秋 2014-5-31 22:03
[求助] 求助器件仿真完显示错误的问题	飘落尘埃 2014-5-30	02014	飘落尘埃 2014-5-30 23:39
[求助] 如何合并两个网表	xiaoyu1987 2014-5-17	83921	semico_ljj 2014-5-30 22:12
[求助] 求助：如何创建自己的netlistprocedure	飘落尘埃 2014-5-27	12448	tb0403 2014-5-27 21:45
[求助] 为什么RUN PEX时rule file与run directory不在同一个文件夹会报错	as1234 2014-5-23	43054	chongzi_33 2014-5-26 22:24
[求助] 转cdl 网表的问题	新人来了 2014-5-26	13021	chongzi_33 2014-5-26 22:22
[讨论] cadence中版图如何实现涨缩？	Hyacinth1292 2014-4-2	84676	deyi2007 2014-5-24 07:59
[求助] 求下载论文一篇	liyongyuan110 2014-5-11	12821	tb0403 2014-5-23 21:58
[求助] 一个layout上的两个NMOS接不同的substrate 电压 ...2	yankee11233 2014-5-1	128415	firewolf223 2014-5-23 12:21
[求助] 请问以下问题该如何解决？	mlch1992 2014-5-20	03668	mlch1992 2014-5-20 22:14
[求助] 华宏ESD	785449525 2013-1-30	33370	巍峨山 2014-5-20 20:57
[讨论] cadence导出网表失败	withoutdreams 2014-4-7	34187	Wilhelm 2014-5-20 17:26
[讨论] layout匹配方面问题	大力射门 2014-5-19	33793	dabing 2014-5-20 09:30
[求助] 怎样合并版图单元？	rzls007 2014-5-14	94680	rzls007 2014-5-19 14:43
[求助] 怎样使creat multi path 在pdk里而不用每次去load呢？	大江南北 2014-5-12	32472	lijianxin04 2014-5-19 09:35
[求助] 版图单元名称的位数最多为多少？	rzls007 2014-5-14	42551	rzls007 2014-5-19 08:37
[求助] 请问各位大牛有没有专门介绍特殊器件结构版图书籍或者资料啊？	遗忘的阶梯 2014-5-17	02830	遗忘的阶梯 2014-5-17 19:23
[讨论] 问个整版LVS的问题	danglang 2014-5-15	44349	deyi2007 2014-5-17 07:07
[求助] 版图中如何将一个库中的很多cell同时拷贝到另一个库中？	玲儿 2014-4-28	34778	xxelement 2014-5-14 17:06
[求助] ESD器件版图布局问题	wingofray 2014-5-14	24963	xxelement 2014-5-14 17:01
[求助] cadence 记住user prefernces	大江南北 2014-5-12	22997	qianjun526 2014-5-13 18:20
[原创] ICC中关于"my_insert_anchor_buffer"命令	yamail 2012-10-11	53740	e07610230 2014-5-13 15:26
[求助] 求一个简单的adc原理图，不是版图 - [悬赏 70 信元资产]	咖啡猫 2014-5-7	23358	咖啡猫 2014-5-12 15:23
[求助] 电流镜lvs时，calibre始终不能识别管子，总是报错	huhudebin 2014-4-29	96841	大力射门 2014-5-12 09:56
[求助] win版的cadence allegro和linux的cadence在画版图有何区别？？	xuanlove2008 2014-3-6	15405	guanxiang2009 2014-5-11 20:22
[原创] PIP电容做LVS提示宽长参数没有的问题	cczhanglc 2014-4-29	23413	cczhanglc 2014-5-10 18:46
[求助] linux登录普通用户产生GDMcouldnotwritetoyourauthorizationfile.	zhouyunye195 2014-5-10	02197	zhouyunye195 2014-5-10 16:53
[求助] layout LSW中几个层的用法和区别？	happyjane_999 2012-11-22	65323	wolfman.xiong 2014-5-8 11:40
[求助] Virtuoso 软件出现这种情况求大神，指点	咖啡猫 2014-5-6	33798	939903347 2014-5-7 23:37
[求助] cadence告诉求助，急	zgln1234 2012-8-29	84918	水啁啾 2014-5-7 19:32
[求助] LSW中的AV、NV、AS、NS分别是什么意思？	pigintree 2012-3-30	714728	水啁啾 2014-5-7 19:10
[求助] 为什么参数提取查看到的原理图阻值变小了？ ...2	小小天地 2014-4-24	136424	小小天地 2014-5-2 18:06
[求助] chrt35工艺，版图中的pnp管在原理图里没有symbol怎么办	huhudebin 2014-4-29	02225	huhudebin 2014-4-29 21:52
[求助] 如何取消cadence里面的大写键？	大江南北 2014-3-12	63857	qianjun526 2014-4-28 15:01
[求助] 关于ERC的几个问题	大江南北 2014-4-2	44550	巍峨山 2014-4-26 18:55

1 ... 351 352 353 354355356 357 358 ... 383 / 383 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Layout讨论区今日: 4 |主题: 13399|排名: 4

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区 今日: 4 |主题: 13399|排名: 4

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区今日: 4 |主题: 13399|排名: 4