在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (163)|订阅

后端讨论区 今日: 0|主题: 22426|排名: 13 

[求助] 关于innouvs place_opt_design中出现的error jiangbowen 2019-8-3 23161 jiangbowen 2019-8-8 08:52
[求助] 多domain ,icc CLOCK_opt 时,cell 放错domain susu 2019-8-6 11775 susu 2019-8-6 16:26
[求助] cadance 的 liberate 和 synopsys 的 siliconsmart 有什么特点  ...2 leoseanhuang 2015-6-26 139340 chaz_qx4 2019-8-6 11:40
[求助] Formality debug模式的pattern代表什么意思? jiangdonghai 2019-8-6 02577 jiangdonghai 2019-8-6 10:34
[求助] Calibre LVS设置 Albert-UM 2019-7-17 73215 蚊子咬后 2019-8-5 23:19
[求助] SCAN生成,怎么指定是寄存器的Q链接,而不是QN? ydh2017 2019-8-5 01590 ydh2017 2019-8-5 16:08
[求助] wire shielding为什么一版都用GND,而不用VDD mingtutu 2019-7-30 54345 mingtutu 2019-8-5 09:13
[求助] 有个笔试题,大家帮忙看一下  ...2 xieyuwuhen 2015-3-3 157301 刘毅 2019-8-4 17:38
[求助] 官方没有给出.tf文件,请问怎么自己根据lef生成tf啊? 醉饮江山 2014-12-15 83801 2cky 2019-8-4 15:50
[求助] 请教一个关于CTS时插入buffer过多的问题  ...23 haonan 2011-2-23 2914165 wrxs 2019-8-3 16:35
[讨论] 想跟大家讨论一个问题:关于CTS时的insertion delay  ...2 dennisi123 2013-9-24 1910508 sanhac93 2019-8-2 17:37
[求助] 想知道第二章图中t3和t4是怎么解出来的,求大神解答 imossyf 2019-8-2 01529 imossyf 2019-8-2 15:36
[求助] 在SDC里面如何设置模块的输出驱动能力? songzijian87 2019-7-31 21929 songzijian87 2019-8-1 18:56
[原创] Analog Circuit Design: Discrete & Integrated saleh45 2015-4-19 42750 tmd007 2019-8-1 18:05
[求助] clock transition为什么约束的比data path上的transition更紧 mingtutu 2019-7-26 32336 SpunkyGG 2019-8-1 15:40
[求助] 关于congestion的问题,GRC overflow 3.84%还能绕通吗 ydh2017 2019-7-31 22497 SpunkyGG 2019-8-1 15:31
[求助] check_library 为什么检查不出来physical only cell,ug上是说可以的啊【已解决】 jiazhang 2016-4-25 11820 inter0211 2019-8-1 11:06
[求助] 求一份TSMC或者SMIC的0.18um的工艺Timing_SignOff_Guide 关森陌 2019-8-1 01535 关森陌 2019-8-1 09:17
[求助] innovus执行place_opt_design总是会阻塞在下面的地方,可能是什么原因呢? vectorli 2019-7-19 22527 vectorli 2019-7-31 19:23
[求助] ICC lab(2015左右的) 夏雨123 2018-3-12 72744 inter0211 2019-7-31 10:02
[求助] 新人 刚开始学后端 被skew,slew,shew搞得有点乱【已解决】 sunhongwei 2018-4-12 93916 inter0211 2019-7-31 09:51
[原创] innovus 工具操作 新人帖 fl0058 2019-7-30 01963 fl0058 2019-7-30 16:51
[求助] 求助~不同电压域的管子能不能放在同一个DNW里面?会有什么风险么 ? 棍棍儿 2017-10-24 33158 账户已登录 2019-7-30 16:19
[求助] 寄存器的Q输出到寄存器的RN/SN,请问需要约束吗? ydh2017 2019-7-30 01523 ydh2017 2019-7-30 10:07
[求助] PT出sdf文件时出的warning qaz425556449 2019-7-29 01894 qaz425556449 2019-7-29 19:33
[讨论] instance power file 和 VCD 大龄文艺男青年 2019-7-27 32263 Miya.huang 2019-7-29 14:39
[求助] DC综合时遇到unconstraint的问题 Felix_ZYF 2019-7-29 01682 Felix_ZYF 2019-7-29 13:50
[求助] ICC中在多个load pin前insert buffer sudabin 2019-7-27 01465 sudabin 2019-7-27 23:23
[求助] 运行ICC lab0时不显示CEL是什么原因呢??(已解决,谢谢)  ...2 cjy383554 2013-10-10 105726 inter0211 2019-7-27 14:32
[求助] 求ICC lab或实例 aaa89 2017-7-12 42477 inter0211 2019-7-27 14:24
[求助] ICC lab6一上来就发现提供的mw transition时间违例 helimpopo 2017-8-6 42081 inter0211 2019-7-27 14:21
[求助] Cadence版图pex提取寄生参数问题  ...2 wzhangh04 2010-8-23 1517513 南国旧梦 2019-7-26 15:27
[求助] ICC中的set_data_check为什么不起优化作用? corner_26 2019-7-26 02681 corner_26 2019-7-26 10:13
[求助] ICC中,set_data_check,是不是不会做相应的优化,为什么? corner_26 2019-7-26 01544 corner_26 2019-7-26 10:06
[求助] 为什么同样一条路径,iCC与PT结果不同? yl5495 2013-12-12 85260 唐三彩骆驼 2019-7-25 16:16
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-6 18:59 , Processed in 0.034630 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块