设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区
收藏本版 (168) |订阅

后端讨论区 今日: 10 |主题: 22646|排名: 26 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] innovus clock tree 问题 joyeongjun 2022-11-2 32421 H0H0 2022-11-11 22:41
[求助] 芯片中 cell的个数如何计算的问题 report_qor  ...2 522526tl 2014-11-13 1115474 xingyun666666 2022-11-11 16:48
[原创] 提供IP 交流，或者前后端，DFT设计服务， EDA 平台搭建等服务 Leo012 2022-11-11 01732 Leo012 2022-11-11 11:50
[求助] clock line上插inverter 的限制 海狸先生0119 2022-11-10 72177 xingyun666666 2022-11-11 10:46
[求助] 各位后端大神，请教一下学习路线，最近有点迷茫 - [已解决] asd111111aaa 2022-11-10 12808 yijianxilaizsh 2022-11-11 08:29
[求助] in2reg的timing 新人帖  ...2 不信随你 2022-11-8 136923 不信随你 2022-11-10 15:12
[求助] icc中set_fix_hold的意思  ...2 Ronaldomhs 2013-12-18 1011867 eeJunDa 2022-11-10 14:30
[求助] 边界VIA的DRC 不信随你 2022-11-10 01410 不信随你 2022-11-10 11:18
[求助] 网表导成原理图，这个错误该怎么解决 啥都会 2022-11-9 2789 啥都会 2022-11-10 10:21
[原创] Innovus 顧問需求 a2s2 2022-11-9 22131 a2s2 2022-11-9 17:59
[求助] 有没有脚本去查overlap的metal打VIA的情况。 德布劳内 2016-10-26 46404 那些年 2022-11-9 16:22
[招聘] 招数字后端全职，兼职，外包...... 新人帖 汉拿山88 2022-11-8 42555 汉拿山88 2022-11-9 09:42
[求助] StarRC 抽SPEF时，如何skip 指定的net stupidly 2022-11-7 32373 cocoonqqq 2022-11-8 16:42
[求助] 网表转cdl碰到的问题 - [悬赏 500 信元资产] aoooo 2022-10-31 72814 aoooo 2022-11-8 14:53
[求助] 做CTS时工具报读不了link_library的warning 导致没插任何的clock cell 但是我看设的路径又没问题 一战成研 2022-11-8 22162 一战成研 2022-11-8 14:22
[求助] DRV与SSO 能吃不想胖 2022-11-8 02049 能吃不想胖 2022-11-8 10:48
[求助] floorplan脚本执行出错 happy/ed 2022-11-7 31888 lzqxiang 2022-11-8 09:23
[求助] clk 信号传到FF的DATA 海狸先生0119 2022-10-31 31941 Lee_zhichao 2022-11-7 20:56
[求助] Perl脚本查目录下文件夹大小 570312653 2022-11-7 11930 movit 2022-11-7 20:51
[求助] PEX内probe添加的信号怎么查看 165487 2022-11-7 01693 165487 2022-11-7 20:46
[求助] 虚拟机里面运行innovus出现这种错误怎么解决 新人帖 白泽123 2022-11-7 0810 白泽123 2022-11-7 16:04
[求助] 关于修PV（drc与lvs）与PT（hold与setup等）的优先级问题 墨默 2022-10-10 32389 墨默 2022-11-6 14:45
[求助] dft的S3 violation 吴彦祖 2022-11-5 12249 吴彦祖 2022-11-5 14:09
[求助] 求各位大佬帮忙找下数字逻辑综合工具实践-DC这份PPT/PDF 不一样的张杰 2022-11-4 22122 不一样的张杰 2022-11-5 10:43
[求助] clock tree 的 buffer 很绕很长，导致network delay很大  ...2 张馨然 2018-9-3 129054 热爱IC的小白 2022-11-4 14:13
[求助] 建立数字标准单元库的完整流程是怎么样的？ gnoc 2013-6-18 610282 Larissa 2022-11-4 11:57
[求助] 关于ICC摆port间距设置问题。 icliupengzhi123 2022-10-31 52459 icliupengzhi123 2022-11-4 11:20
[资料] CadenceLIVE 2022 优秀论文。 dummy_tony 2022-10-30 63669 dummy_tony 2022-11-3 20:27
[求助] 求助如何把.v生成.lib或者.db文件 a59470428 2022-11-1 42574 siryi 2022-11-3 10:56
[求助] set_ideal_network的使用方法 海狸先生0119 2022-10-31 62758 海狸先生0119 2022-11-3 08:50
[求助] voltus中读取vcd文件 新人帖 猪皮香 2020-1-7 33958 荒天sky 2022-11-2 17:34
[求助] 求助各位大佬，怎么能关闭这个提示的图标 郑楷山 2022-10-29 82810 菜鸟一号 2022-11-2 16:01
[求助] 在模拟域或者数字域的IO，不同的VDD之间需要加ESD吗？ 啥都会 2022-4-30 42535 IC的行路人 2022-11-2 14:27
[求助] ChipLogic Analyzer软件如何自动反向 新人帖 IC的行路人 2022-11-2 01471 IC的行路人 2022-11-2 11:14
[求助] IC版图中飞pin问题 - [已解决] zw123456 2022-11-1 32520 zw123456 2022-11-1 17:28
下一页 »
1 ...150151152153154155156157... 648下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-22 21:17 , Processed in 0.031379 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块