在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (102)|订阅

IC验证资料 今日: 0|主题: 3643|排名: 12 

RF Test caltech_usa 2008-9-11 72589 pxj0557 2017-2-8 09:28
[求助] fork join_any是父线程等到任意一个子线程结束还是等代码的第一个子线程结束? cy_00521 2016-9-25 32416 gdsgdj 2017-2-6 16:45
[原创] ius9.2安装后不能dumpfsdb解决。 scallion 2014-7-27 22428 yuanpin318 2017-1-27 16:57
[资料] AMBA APB VIP 和AMBA ATP VIP 111_ZH 2014-5-29 35113 alanjiang628 2017-1-11 15:09
[资料] 经典文章,从C++ to SystemC  ...23456..24 usb_geek 2010-6-2 23135332 alanjiang628 2017-1-10 13:34
smartspice课件  ...2345 natant 2008-10-9 4913260 文若轻 2017-1-6 21:41
[原创] systemC papers dioporco 2014-6-8 72881 cp22 2017-1-4 11:44
[资料] systemverilog for verification third edition ZXCVZH 2013-8-16 62574 Ryggeor 2016-12-25 21:27
[资料] 关于timing analysis方面的书  ...234 magicxiaobopsu 2014-2-17 328639 chiye87 2016-12-22 21:02
集成电路_IC_人才成才规律研究.pdf  ...23456..12 wujunlongA 2009-11-28 11219741 叭叭乐 2016-12-22 20:56
[资料] UVM1.1应用指南及源代码分析 belab 2015-4-13 22839 gdylh 2016-12-21 14:01
[资料] ovm_rgm_ref ccmkate 2010-4-25 32439 justin371 2016-12-21 10:25
探针基础(泰克的讲义)  ...234 ahaha111 2008-11-4 379724 xiyan3yue 2016-12-14 15:09
[求助] UVM的transaction比对时怎么去掉record信息 cy_00521 2016-9-8 13018 lx2116 2016-12-12 17:46
[求助] systemverilog的约束constraint--约束一个数是2的幂次方 cy_00521 2016-9-27 44801 lx2116 2016-12-12 17:41
[求助] uvm_test_done cy_00521 2016-11-18 13491 lx2116 2016-12-12 17:25
[资料] 跟风发questaSim 10.0a Win64版  ...2345 taotaogou 2011-7-23 4720702 lichuyou 2016-12-8 13:41
防静电技术及失效分析.pdf  ...23456..7 250013449 2008-10-15 6714385 pxj0557 2016-12-7 20:02
[求助] 求SystemVerilog Assertion Handbook的配套代码 whwjez 2016-12-4 02969 whwjez 2016-12-4 15:59
谁有ATRENTA公司的SPYGLASS啊?  ...234 dzlyl 2009-9-7 3621331 chaz_qx4 2016-11-22 16:13
[资料] SystemVerilog应用<欢迎讨论>  ...234 smy05 2010-1-27 3613335 ayamitek 2016-11-19 11:44
[求助] fork join里面为啥不能与while(1)空循环? cy_00521 2016-10-19 24829 LiuJiangtao 2016-11-16 18:49
[求助] IC 人体模式 ESD 测试接地方式 liya_10 2016-11-16 12231 liya_10 2016-11-16 16:37
[资料] VCS仿真介绍很全面的资料  ...2 51709977@qq.com 2013-10-29 198957 lhwtrht 2016-11-11 14:10
[资料] vmm (system verilog) 源码 最新版  ...2 lygany 2011-5-12 155893 飞鸟一帆 2016-11-10 13:20
[原创] UVm (Analog) spauls 2016-11-6 02747 spauls 2016-11-6 03:34
示波器基础知识  ...23 vividyuan 2009-2-19 296585 464893214 2016-11-2 11:19
[资料] High Speed Hardware Design  ...23456..8 irving_hsu 2010-6-21 7913830 Juneje 2016-10-31 17:07
[求助] systemverilog 同一个function被多个地方同时调用 cy_00521 2016-10-24 25128 zixin1hao 2016-10-30 22:06
常用电子元器件检测方法与经验  ...2 ahaha111 2008-11-4 114196 charles2000k 2016-10-29 22:23
[原创] The process and challeges of a high-speed Dut board project gangersun 2011-5-10 92974 charles2000k 2016-10-29 22:09
[求助] systemverilog的ref只能用于带自动存储的子程序中么? cy_00521 2016-10-28 02558 cy_00521 2016-10-28 09:44
[求助] 编译uvm库 zhaowf 2012-3-17 86730 lx2116 2016-10-24 16:16
[资料] ADC 学习超牛资料,教你手把手设计,初学必看  ...23456..7 fengxinzi2714 2011-1-15 6515409 liugj1062 2016-10-20 11:58
[求助] sytemverilog非压缩数组初始化--存储器初始化 cy_00521 2016-10-19 02580 cy_00521 2016-10-19 15:05
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-1 02:16 , Processed in 0.022296 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块