在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (89) |订阅

IC验证资料 今日: 0|主题: 3567|排名: 15 

[原创] 使用VCS进行后仿真过程中分时进行时序检查功能的开启与关闭流程 attachment 367度 2017-11-22 12217 dcircuit 2017-11-22 19:26
[原创] FPGA代码检测软件ALINT-2009.10 attachment  ...234 oilsite 2010-2-26 3114254 ryl_1989 2017-11-21 21:55
[求助] 有没有关于test writer可以学习的好资料? 小科白菜 2017-11-19 11731 小科白菜 2017-11-20 11:10
[资料] CPU设计课件,需要的可以下载看看!!! attachment snoow 2016-12-19 52584 万万0409 2017-11-20 10:06
[资料] sung paper" Processor Design Verification" attachment  ...23 jiancongwoo 2010-5-20 255865 yqnie 2017-11-17 23:06
[资料] The Verilog PLI Handbook brxue 2013-12-10 31922 xuxiangfeng014 2017-11-11 20:16
[资料] system C资料 attachment tmcb 2017-11-10 02042 tmcb 2017-11-10 17:58
[原创] The verilog PLI Handbook source code attachment wangyukan 2015-7-8 63345 xuxiangfeng014 2017-11-9 17:32
示波器定位异常信号 attachment marmy 2009-9-5 83807 yyzh 2017-11-8 16:51
对后端电路图进行功能验证、功能模拟的好文章 attachment gongxiao 2009-11-5 72194 yyzh 2017-11-8 16:50
有人要我就继续上载了。 happyair2008 2008-11-22 72530 yyzh 2017-11-8 16:49
[求助] proxy class yuanpin318 2017-10-27 02177 yuanpin318 2017-10-27 10:56
[资料] OVL Version 2.8.1, SVA, System verilog attachment fancyhana 2017-10-25 02424 fancyhana 2017-10-25 13:34
[资料] Hardware verification with C++ attachment  ...23 sunrise1989 2012-12-4 204591 airaing 2017-10-25 09:43
[资料] UVM入门的第一个例子 attachment  ...2 hsim 2014-3-30 166037 kimi_xiaoben 2017-10-17 11:05
[原创] factory机制简要分析 attachment nano_dv 2017-10-8 02124 sunjianty 2017-10-8 17:11
SystemVerilog设计例题 FLIP-FLOP attachment  ...2 nemo2009 2009-4-21 123454 besarkecil 2017-10-7 23:45
[资料] Mentor UVM Cookbook 2013 attachment  ...234 remnant 2014-3-13 309045 pravy12321 2017-9-29 23:57
[资料] 基于uc3842的boost电路multisim仿真 attachment  ...23456..8 swpu 2010-5-10 7327254 colindeng 2017-9-27 22:40
TeraMAX UserGuide attachment  ...234 icwu 2007-10-12 3910254 smrecnik 2017-9-27 10:52
[资料] VMM教程,实例与大家分享 attachment  ...23456..14 yves277 2010-6-25 13626411 xin_dong 2017-9-26 16:21
[求助] c调用sv的task,有时间消耗,仿真报错,怎么解决??? lyq2966 2017-9-18 02111 lyq2966 2017-9-18 16:36
<<设计与验证verilog HDL>> attachment  ...23456..8 zhq_817 2009-4-21 7412849 494693243 2017-9-2 12:22
[求助] 求一份iccr的user guid 青枣同学 2017-8-31 01535 青枣同学 2017-8-31 15:55
questasim license 的问题  ...23 lee_267 2009-8-31 2312213 icwangrui 2017-8-29 10:30
[原创] user defined primitive【udp】 nano_dv 2017-8-29 01860 sunjianty 2017-8-29 09:16
[求助] UVM编译+questasim  ...2 zhaowf 2012-3-23 127742 zhangjunhbxf 2017-8-28 08:05
[资料] 北京大学低功耗PPT attachment  ...2 nano_dv 2014-3-1 113991 manunited 2017-8-25 21:31
[资料] IC设计软件安装与使用指南 attachment  ...2 zjllh 2015-7-4 103634 周小材 2017-8-24 09:49
RFIC测试  ...2 hypear 2008-2-18 144495 macro_man 2017-8-21 13:30
systemverilog 验证基础经典:SystemVerilog+for+Verification+2nd+Edition.pdf attachment  ...23456..12 gordonyanyan 2009-1-11 11619864 星垂晓雾 2017-8-15 14:56
邢建平和曾繁太所著《VHDL程序设计教程》 attachment  ...2 yixiu0000 2009-6-22 143436 火炎飞弹 2017-8-15 10:32
[招聘] 西安紫光国芯招聘IC 英才 渔夫 2017-8-14 02194 渔夫 2017-8-14 22:59
[资料] calibre 仔仔小丫 2017-8-10 02208 仔仔小丫 2017-8-10 22:54
[资料] IC系统建模与测试语言-最新版-SystemC2.3.1a官方合集 attach_img 728058958 2017-1-12 93049 pocket 2017-8-10 20:08
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 09:42 , Processed in 0.020696 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块