关于FPGA的时钟buffer

linghuqiubai · 发表于 2015-5-18 15:19:49

求高手指点，FPGA的时钟buffer到底该怎么用？BUFR、BUFG，还有普通的BUF，有什么区别呢？像附图里的这种情况，其实只用到右下角的资源，但由于使用了BUFG，时钟要从右下角的PAD传到位于FPGA中央的BUFG，再传回右下角供逻辑使用，那添加BUFG还有必要吗？
新手各种弱，求大牛支援……大谢！
QQ图片20150518152303.png

xduryan · 发表于 2015-5-18 15:19:50

BUFG：全局时钟缓冲器，不需要自己添加，工具会给你添加，而且一般时钟进入FPGA后都用BUFG；BUFH：区域时钟，作用于左右相邻的两个时钟区域的逻辑资源，和BUFG共用水平时钟线；

BUFR：区域时钟，只能作用于某一个时钟区域内的逻辑资源；
BUFIO：IO时钟，只能作用于某一个BANK的IO列，而不能作用于逻辑资源，如LUT/RAM/DSP等；
BUFR和BUFIO适合于源同步系统。

个人认为，作为初学者或者说不是高手的话，不要纠结于用什么时钟缓冲。

windycraze · 发表于 2015-5-18 15:30:38

回复 1# linghuqiubai

你用的bufg当然是全局时钟，理解哈全局时钟的概念

潇湘月色 · 发表于 2015-5-18 16:33:26

走BUFG就是上全局时钟网络，全局时钟网络能做到很小的SKEW，而这恰恰是同步时序电路所必需，若不走BUFG，则在多扇出的情况下，时钟到达每个逻辑单元中的CLK的时间不一样，即存在较大的SKEW，会出现比较严重的后果

linghuqiubai · 发表于 2015-5-18 17:55:28

回复 3# 潇湘月色

那BUFR呢？局部时钟？

潇湘月色 · 发表于 2015-5-19 09:48:02

不是所有的器件都有BUFR

linghuqiubai · 发表于 2015-5-19 11:42:31

回复 5# 潇湘月色

原来如此……那么如果某部分逻辑只局限在一个bank，并且该FPGA有BUFR的话，是不是就可以用BUFR了呢？以及，这些buffer要怎么用呢？我知道的方法有，例化primitive，或者在生成PLL的时候可以选择驱动方式，不知还有没有其它的方法？
万分感谢！

xlteam2 · 发表于 2015-5-19 21:15:24

very good

linghuqiubai · 发表于 2015-5-20 14:30:13

回复 8# xduryan

讲的很清楚，非常感谢！

linghuqiubai · 发表于 2015-5-20 19:14:55

回复 2# xduryan

再请教一下：BUFG可以使时钟到达各寄存器的skew减小，但由于BUFG在芯片中心，走线还是很长的。如果想要保证时钟到达寄存器和时钟源之间的延迟最小的话，应该怎么办呢？因为有些源同步应用中需要用输入时钟来采样数据，如果延迟大了相位关系就不能保证了。
非常感谢！

[求助] 关于FPGA的时钟buffer

最佳答案

相关帖子

站长推荐 /2