EETOP 创芯网论坛

便捷登录,只需一步

找回密码

  登录   注册  

搜帖子
电子实例资料:如何改善测量精度 | 有奖:300信元+15个小米电动牙刷
查看: 272|回复: 2

[求助] ise下的clocking wizard ip仿真没有波形

[复制链接]
发表于 2019-7-8 13:58:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神,我在ise14.7下使用clockwizard ip生成了一个时钟,在仿真的时候没有波形,请指点一下!下面是我的testbench:
module clk_dut;

    // Inputs
    reg CLK_IN1;
    reg RESET;

    // Outputs
    wire CLK_OUT1;
    wire LOCKED;

    // Instantiate the Unit Under Test (UUT)
    customPLLClock uut (
        .CLK_IN1(CLK_IN1),
        .CLK_OUT1(CLK_OUT1),
        .RESET(RESET),
        .LOCKED(LOCKED)
    );

    initial begin
        // Initialize Inputs
        //CLK_IN1 = 0;
        //RESET = 0;

        // WAIt 100 ns for global reset to finish
        //#100;
        
        // Add stimulus here
        CLK_IN1 = 0;
        RESET = 1;
        #100;
        RESET = 0;
        

            
    end
   
            always #5 CLK_IN1 = ~CLK_IN1;
      
endmodule


2019-07-08 13:47:20的屏幕截图.png
发表于 2019-7-8 15:59:03 | 显示全部楼层
1):把RESET有效的时间延长,试试有效200个时钟周期再放掉;
2):确认RESET的有效电平正确。

推荐个数字前端设计深度入门课程,可以看看:
http://bbs.eetop.cn/thread-854132-1-1.html
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-7-9 08:46:47 | 显示全部楼层
非常感谢大神的指点!现在问题解决了,谢谢!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关闭
关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-5-29 12:32 , Processed in 0.068036 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表