low power RTL 设计优化

黑色快乐 · 发表于 2018-8-22 15:18:01

精品。。。

devilsword · 发表于 2018-8-22 16:57:24

haodon xi

黑色快乐 · 发表于 2018-8-22 17:09:20

多谢楼主的script

hongminyu · 发表于 2018-8-25 17:43:07

thanks!!!!!!!!!!!!!!!!

syjuang@123 · 发表于 2018-8-26 10:16:03

Thanks

TTOP0310 · 发表于 2018-8-27 10:45:38

make sense

xlteam2 · 发表于 2018-9-26 22:27:09

VERY GOOD

closingyes · 发表于 2018-9-28 22:20:27

感谢分享，很详细的介绍。

cywei · 发表于 2018-9-30 19:22:09

very good，thanks！

lkjsix · 发表于 2018-10-3 14:11:25

感谢楼主分享! 我想请教一个问题, 在1 a block level clock gating, 综合时对此类ICG 设置don't touch, 请问原因是什么? 是因为综合工具可能把它优化没吗?谢谢!

[原创] low power RTL 设计优化