刚才随便写了一个简单的functional模块加到DCO仿真原理图中,试着用SprectreVerilog跑了一下,跑出来DCO的频率是正确的。
昨天晚上检查ams生成的CompleteDesignInfo.ckt文件,发现DCO中用到的simc18mmrf库中名为mim1_rf的两个mim电容,在网表中都被标注成capacitance,analogLib库中的cap也标注的是capacitance,其它的好像没什么问题。不知道是不是这个问题影响了仿真结果?我尝试着修改了CompleteDesignInfo.ckt文件,将mim电容的名称从capacitance改成mim1_rf,然后不用netlist and run选项,直接用run选项跑仿真,可是好像一跑仿真,这个文件就又被改回去了...