ET创芯网论坛(EETOP)

找回密码

  登录   注册  

搜帖子
汽车电子资料大全(下载奖励300信元)
楼主: Timme

[讨论] 自己写的DDR2控制器(含PHY)在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】

[复制链接]
发表于 2012-8-17 15:18:37 | 显示全部楼层
回复 40# Timme


   非常感谢!
回复 支持 反对

使用道具 举报

发表于 2012-8-17 16:12:49 | 显示全部楼层
回复 36# Timme


    在ISE里试了一遍,感觉如果是普通IO进来的时钟和数据,则内部再怎么时钟树,也无法跑到很高的频率。
回复 支持 反对

使用道具 举报

发表于 2012-8-17 16:13:59 | 显示全部楼层
回复 41# ysxiliu


   set_net_delay -min 0.000 -from [get_nets {clk_buf}] -to [get_nets {clk_buf2}]   set_net_delay -max 0.200 -from [get_nets {clk_buf}] -to [get_nets {clk_buf2}]
如果我这样写的话,clk_buf和clk_buf2间的延时是不是就在0.1到0.2之间呢?
但是我输入report_path -from clk_buf -to clk_buf2,显示的是0.251
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-8-17 16:28:31 | 显示全部楼层


   
回复  Timme


    在ISE里试了一遍,感觉如果是普通IO进来的时钟和数据,则内部再怎么时钟树,也无法跑 ...
kaiseradler 发表于 2012-8-17 16:12



我基本不用Xilinx,不过建议你以PlanAhead引擎为准并开启cppr
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-8-17 16:45:46 | 显示全部楼层



约束的最大值如小于物理极限最小值是没有效果的,你可以先尝试把min和max都设大点看看。
回复 支持 反对

使用道具 举报

发表于 2012-8-17 16:55:20 | 显示全部楼层
回复 44# Timme


    我回去后,用quartus试试。最好能提供一个参考设计给我们参考参考。我始终感觉如果上板调试,估计很悬。
回复 支持 反对

使用道具 举报

发表于 2012-8-17 16:58:04 | 显示全部楼层
回复 43# ysxiliu


    为什么你每一次回复都有广告!
回复 支持 反对

使用道具 举报

发表于 2012-8-17 17:01:05 | 显示全部楼层
回复 47# kaiseradler


   我不知道。。。是系统加上的广告吧
回复 支持 反对

使用道具 举报

发表于 2012-8-17 17:03:56 | 显示全部楼层
回复 45# Timme


   懂了,谢谢您!
回复 支持 反对

使用道具 举报

发表于 2012-8-17 17:11:29 | 显示全部楼层
LZ你好,怎样理解 “虽然全局时钟到每个DFF的平均Skew较小,但绝对延时是比较大的(ns级)”
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

关闭

小黑屋|关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-11-16 07:57 , Processed in 0.065457 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表