在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2081|回复: 2

[讨论] book for RTL designers

[复制链接]
发表于 2017-12-21 01:04:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
I am looking for books related systemverilog for design and verification. Can you please point me some books? If you have below one please please me also.  

Rtl Modeling With Systemverilog for Simulation and Synthesis: Using Systemverilog for asic and FPGA Design

Thanks in advance
发表于 2017-12-23 19:42:05 | 显示全部楼层
回复 1# rocking_vlsi


   please说中文
发表于 2017-12-28 15:02:32 | 显示全部楼层
中文,xin'英文这么l好了,随便找本书
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 10:29 , Processed in 0.020753 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表