关于RDL和RV的疑问

superguy

AP(ALPA)和RDL共用Mask， RDL和TM的via是RV
问题如下：
1. Passivation1 Open(CB)和RV是共用一层Mask吧？ 看DRM好像是这样的

2. PAD的地方有CB，没有RV，看cross-section，AP(ALPA)和TM是直接连在一起的。
    那这是不是意味着RV的材料也是AL?

yanpflove

是的，是Al。
不知道你在用的是什么工艺，但想必在这一点上各个工艺应该是差不多的；
我在用的工艺给的剖面图很清晰，但是我不敢直接截图放上来，就手画了一个：

蓝色部分都是Al。
RV不要担心使用的是Al，这个孔的尺寸很大的，我这个工艺最小2um，不需要担心台阶覆盖和电迁徙问题。
接触孔和通孔从Al发展到钨等难熔金属，主要原因就是由于接触孔和通孔的尺寸缩小，侧壁变得垂直陡峭，因为台阶覆盖问题，加速电迁徙效应，产生失效。
现在这个孔很大，没问题的。

superguy

回复 2# yanpflove


   非常感谢，辛苦了，还特意画了个cross-section.   这个困扰了我很久，现在清楚了

我要改名字啦啦

小白一个，之前接触过，但是对于AP、CB、RDL、RV功能作用不太了解，对工艺流程也比较模糊；用过其他工艺的，画版图的时候，有些直接在顶层金属画PA，这些有什么不一样吗？请楼上两位大神解释一下。

yanpflove

回复 4# 我要改名字啦啦

都是缩写惹的祸，各家工艺厂叫各家的名字，让我们使用者混乱。

交流时，我们要尽可能地少用缩写。

只要搞清楚真正的工艺流程，就能拨云见日，不惧那些乱七八糟的绰号。

这里需要复习一下半导体工艺中的金属化部分，它会讲怎么做接触孔，然后是第一次金属，金属间的通孔，第二次金属，最顶层金属，最后覆盖钝化层passivation用作保护，所以也叫保护层；要是把芯片全包裹住了，我们还怎么用它呢？所以要开个口子，通过打线封装把芯片内部和外部连接起来。

你会发现这个过程只有一层钝化层，教材为了讲解基本原理，讲到这儿就足够了。

但是对于先进封装，芯片的PAD端口可能需要重新分布，这时候就需要RDL登场了——增加一层金属线和一层钝化层，实现PAD的重新排列。（可以用“封装 rdl”为关键词进行百度，了解更多）

图片来自网络，侵删。

RDL的工艺过程和一般的金属层是类似的。

整个过程，核心是
金属、通孔和PAD；以下我们就抓住这三个核心来理解一下那几个缩写：

（1）金属：顶层金属：MT-Metal Top，TM-Top Metal，thick metal，thick topmetal， fat metal……

                   RDL：第一层钝化层上的金属，AP-ALPA-AL PAD-暴露了AL的钝化层开口

（2）通孔：Via1，via2… V1，V2，ViaTop，VL-via last，VT-Via Top，RV-RDL Via，VRDL-Via RDL……

（3）PAD：PA，PD，CB-（忘记这个全称是啥了，这个简写好像挺常见的），PR（passivationremove），钝化层开口，钝化层开窗，passivation opening，保护层开口……

这些缩写，一般从工艺文档中是能读的出来的，除非它他们的文档写得太差，唉，确实有的文档会让人看得发狂的，啊呸！

工艺流程，在看过了教材上的基本工艺流程后，也主要是通过阅读工艺文档来学习的。

祝你好运。

我要改名字啦啦

回复 5# yanpflove

谢谢大神指导，辛苦了，码了这么多，自己刚查了点资料，对于这方面理解更深一层了。

浩瀚—yh

关于版图的层的介绍哪里有详细资料？

浩瀚—yh

回复 6# 我要改名字啦啦
请问哪里有相关版图层的详细资料啊？

我要改名字啦啦

回复 8# 浩瀚—yh
每个工艺基本的版图层都差不多，每个工艺都有一个design rule，你查查你用的工艺文件。

浩瀚—yh

回复 4# 我要改名字啦啦

这些缩写各是什么意思？