在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: rvisk

[讨论] IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们

[复制链接]
 楼主| 发表于 2017-12-18 11:23:24 | 显示全部楼层
回复 10# swhisper1314

我没做过这个,如果我是来做,我可能有两个思路:1、网上找到所有资料来看,中文和英文的;目的:入门之用;
2、务必找到有成功经验的人士来交流和沟通;目的:保证项目成功;
发表于 2017-12-19 09:42:21 | 显示全部楼层
回复 11# rvisk

谢谢您的建议。
发表于 2017-12-28 16:17:36 | 显示全部楼层
谢谢楼主!!!
请问如果在verilog中指定了lib中的某个cell,例如寄存器或者逻辑门,但是并没有把这个cell设为dont touch

1.在DC综合的过程中,是否会对指定的cell进行优化替换为别的cell,还是说综合出来的网表中一定会保持verilog中指定的cell完全不变?

2.如果cell的驱动能力也指定了,DC在综合的时候是否会改变cell的驱动能力?
发表于 2017-12-28 21:25:10 | 显示全部楼层
楼主好,我是一个研二学生,微电子专业的,来教研室到现在,一直在帮导师做一个soc的数字后端工作。但是做了这一阵,发现自己对数字后端不怎么感兴趣,反而本科时候挺喜欢数字电路设计相关课程。经过一段时间了解行业,在FPGA和IC之间很犹豫,现在有两个问题希望能得到您的指点:
一是还是比较困惑对于设计来说,FPGA和IC的界限在哪里
二是就目前的了解,IC更自由。所以比较倾向去学习IC设计,电路知识、半导体相关知识储备有,但是没有语言和其他更多知识基础,所以有点不知道从哪里下手开始学。比如学习语言的过程中用什么去练习?
 楼主| 发表于 2017-12-30 10:03:29 | 显示全部楼层
回复 13# relyrenkai


   set dont touch,否则会变
 楼主| 发表于 2017-12-30 10:15:22 | 显示全部楼层
回复 14# uestczbw


   一、IC和FPGA有交集的地方是IC小规模时,会用FPGA来做原型验证。虽然两个东西都设计写代码,两个行业,谈不上什么界限。         就像用c/c++一样,可以用到做很多地方

   二、看你自己兴趣,FPGA和IC都有大把人再做。


         1、至于FPGA和IC用到的语言,国内Verilog居多,它长的跟C一样,很简单。代码风格的可以看看eda工具厂商给的建议。
         2、找个公司实习,可能更好点,我不知道学校做SOC规范不规范
         3、做IC的话,前后端都懂最好,都看你兴趣。我有些朋友工作几年后,前端转去后端的。
发表于 2018-1-2 08:30:56 | 显示全部楼层
great
发表于 2018-1-2 08:46:44 | 显示全部楼层
顶楼主!
发表于 2018-1-2 09:19:31 | 显示全部楼层
顶楼主!赞赞赞!
发表于 2018-1-3 11:17:06 | 显示全部楼层
楼主您好,我是一名研一的学生,做数字IC前端方向。您作为一个过来人,从研究生学习的角度来说,有什么建议吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:59 , Processed in 0.025833 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表