工艺角coner为什么要跑高压及若干疑惑？

losson

小弟初学，对于工艺角的仿真有很多疑惑。

1，跑工艺角为什么要跑高压？
     本人理解，电源电压越高分配给各个MOS的Vds就越大，那么各个MOS不就越容易饱和（毕竟Vds越大越容易满足Vds>Vod）。那么我们为什么还要跑高压

2.公司用GF55工艺，公司的工程师告诉我，跑coner的经验组合
TT     vdd=1.8V    temp=25
SSF   vdd=1.62V  temp=125
FFF    vdd=1.98V  temp=-40
这样跑的听说可以覆盖大部分coner，但是为什么SSF要低压高温，FFF要高压低温。。以及SF,FS(工程师刚说用低压高温)又应该如何跑？

如果五个CONER与高低温，高低压，那么就有20种搭配。如果加上电阻，BJT不就至少上百种了？
是否有经典组合，或者经验组合？

jamesccp

看电路。没经验的话尽量多组合。
不怕跑的多，就怕覆盖不到

rioshiina

SS是slowslow， 低压高温 是可能的最差工作情况
FF是fastfast， 高压低温 最优。
TT是typical， 常规。
我们现在是看这三组的；明天再问问带我的dalao.

hszgl

两个极端，一个最快，一个最慢。

hszgl

两个极端，一个最快，一个最慢。

peterlin2010

两个极端，一个最快，一个最慢。
hszgl 发表于 2017-12-7 22:01

                               
登录/注册后可看大图

    corner 一般是考虑 wafer 上可能因为工艺产生差异 .类似还有加入高斯分布去
蒙地卡罗 .   一般设计会是 vcc x3 , temp x3 , corner x5 .
一个 case 最基本,  OP amp , bandgap 就是跑 45次.

whole chip 一般不会跑如此多.花太多时间 . 而且 很多电路可能会发生 就是某corner 某温度某点 超过标准 ,  这时RD 须要考虑该不该.

最差的要求就是 TT SS FF 都 跑过才算 .
FS  SF 就不一定. 很多高压 40v model 60v model 可能跟本没有 FS 或是 SF

还有library 本身就有 lib_tt lib_ss lib_ff   .
不会要你 bjt 跑 ss  , mos 跑 ff .
会分别跑 mos bjt 电阻一般就是 蒙地卡罗 . 会跑分多次.



流片须要考虑 yield .不是 tt 过就算. 又不是学生写 paper .
paper 很多电路只是给你报告多好多优秀 . 但是实做流片
可能发现 跟本某日corner 会出问题 .

最遭还会发生 model 跟本跟流片出来不一样.
会不会?  当然会阿 .
Fab 使用 model 都 20/5 20/1 .
你做 100/1 跟 20/1 *5 实测有没差?  差很多.
以前做过 test key .高压  nmos Ids 会跟model 差 3~5% .
pmos pa 差 20~30% , 特别是 spice model 你去看可能 vgs 0-40
只有 0/40 fitting curve (特别调 model ) 反而中央 12~18v 不准.
很简单阿, 因为 model 不好做阿 . 光是 mos 20/1~10/10 可能都能fitting
好点会文件後提出 工程师 meas & sim . 但一般 vds 偏小都差异很大.

年轻的韭菜

回复 6# peterlin2010


   厉害了我的哥

jerryzhao

6楼的回复很赞！ 尤其是量产以后，yield 压力还是很大的。。那是成本啊！ yield上不去，再去跟工厂讨价还价的让人家控制工艺参数，就很麻烦啦。 所以design的时候corner， mont carlo都要run。。 即使是这样达到一定量时候，尤其是工厂产能不足，换不同机台时候，还是很容易出现yield突然下降的。   总之批量制造是不能保证每个批次wafer一摸一样的。 因为机台能够控制的参数是一个范围，不是精确的固定值，我们corner simulation 就是要保证芯片可以在机台参数的正常变化能工做。  有过产品经验就知道6楼在说什么了。。。大量量产的时候，各种痛啊。。。如果design margin 不够，几乎可以导致根本无法量产。

tomcarrot

量产爬坡的时候基本一天一个问题。。。

风吹落叶

路过学习