在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14508|回复: 30

[讨论] 如何消除bandgap上电过程中出现的振荡

[复制链接]
发表于 2017-10-9 09:38:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 ljxcanye 于 2017-10-9 15:48 编辑

bandgap电路是拉扎维书上的经典电路,有两个环路,一个是有运放组成的环路,一个是启动电路组成的环路。bandgap电路在快上电时是正常的,但是在慢上电时就出现了振荡现象(如下图所示),怎么找出原因并消除振荡?
bias_bg_fast_slow.PNG
捕获.PNG
 楼主| 发表于 2017-10-9 13:16:50 | 显示全部楼层
求各位大神顶起
发表于 2017-10-9 15:17:39 | 显示全部楼层
回复 2# ljxcanye


    把电路图贴一下看看
 楼主| 发表于 2017-10-9 15:36:26 | 显示全部楼层
回复 3# supercar


    电路已贴上,求大神指教
发表于 2017-10-9 16:13:12 | 显示全部楼层
都是模块,贴了等于没贴。
如果快上电正常,做点迟滞吧。把反相器换成施密特。
 楼主| 发表于 2017-10-9 16:39:33 | 显示全部楼层
回复 5# hszgl


    这个是慢上电过程出现振荡现象,我应该怎么确定是哪个环路出现了问题。运放环路的相位裕度有77度,启动环路在任何条件的环路增益都为负数。
发表于 2017-10-9 19:07:59 | 显示全部楼层
本帖最后由 nanke 于 2017-10-9 19:09 编辑

回复 6# ljxcanye


   从图上看你的振荡是上电中电路还没完全启动的震荡。而你分析的环路相位裕度是电路启动后的相位裕度?。这个可能是启动电路的问题。
启动电路应该是利用正反馈吧,然后减小正反馈的过冲。
发表于 2017-10-9 19:13:06 | 显示全部楼层




    start up ->  判断到 start up 後VBG -> 关
但长会发生 关掉後但跟本没完全 start up .

1. 忽略
因为 VCC > 5V  
可能是2~3v 发生,但是
你跟本不会使用vcc=3v

2. start up 後判断起来+ DELAY  
或是一般判断bandgap 起来可能是靠 vbg > 1.18v
  改其他判断  确定起来後才关 start up
 楼主| 发表于 2017-10-10 10:06:25 | 显示全部楼层
本帖最后由 ljxcanye 于 2017-10-10 10:11 编辑

回复 7# nanke


    分析启动电路的相位裕度是在发生振荡的VDD电压下,在发生振荡的VDD电压区间(VDD正常为1.2V,振荡的VDD电压区间为450~630mV),启动电路刚开始起作用,五楼说的做点迟滞没什么用,因为在这个电压区间NMOS还没开启。还有什么其他具体的办法可以消除这种振荡现象吗?
发表于 2017-10-10 11:48:41 | 显示全部楼层
回复 9# ljxcanye


   你说的是反相器的NMOS?你可以看看启动电流,有启动电流就说明开启了吧。我还是觉得是启动环路的问题。可以试试给ota_n和ota的偏置注入启动电流,或者改改那个反相器,或者用ota_out从PMOS电流镜镜像电流流入MOS管构成的电阻判断是否需要启动。
   请教一下,你的带隙基准用在什么场合,一定要1.2V供电,低电压供电功耗却不算低?上电过程中只有振荡,没有过冲,还是能正常工作的,有必要修改吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:10 , Processed in 0.026839 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表