一个2级cmos Op的笔试问题

noves · 发表于 2017-9-12 21:39:41

回复 20# 122013137

可查的几个解释都是说输出为高电平时Rz等效电阻变小啊，按你的说法怎样解释才合理呢

122013137 · 发表于 2017-9-13 10:57:04

回复 122013137

可查的几个解释都是说输出为高电平时Rz等效电阻变小啊，按你的说法怎样解释才合理 ...
noves 发表于 2017-9-12 21:39

登录/注册后可看大图

你查的几个解释能罗列出来吗，最好有具体的过程。

按17楼兄弟的解释，应该是：在动态输入的过程中，输出正弦波由0升高到1.5V的过程中，M6的Vgs略降，由于要对Cc充电且VCc电压几乎不变，所以有M10的Vgs略增大，这一过程中，也就是你所述的M10的等效电阻的变小，也就是你们解释的Rz变小导致零点变为右平面导致了相位裕度不足，这一过程中，可以说 Vs10<Vd10。

我的看法不同，由题目所给的波形可知摆率足够大，那么实际上这一过程中，Vgs6略降的程度非常小，并且，考虑Cc充电的过程中，VCc电压一定是增大的，且M10的W/L很小，也就是充电过程中，Vgs10一定不会增大反而减小，可以说M10的等效电阻一定会变大，也就是以离散dc工作点的视角来看这个过程，相位裕度反而是增大的；但是，到了这个过程后期，Vout几乎升至1.5V时，此时Vgs10减小到不足以开启M10的程度（计算一下此时的VT10,Vsb>0），那么M10的等效为断路，也就是米勒补偿路径消失，所以相位裕度突然不足，导致波形抖动

122013137 · 发表于 2017-9-13 11:15:09

回复 122013137

可查的几个解释都是说输出为高电平时Rz等效电阻变小啊，按你的说法怎样解释才合理 ...
noves 发表于 2017-9-12 21:39

登录/注册后可看大图

另一方面，这一过程中，充电Cc分流了M6电流，gm6下降在定性分析上也会降低相位裕度

noves · 发表于 2017-9-13 12:17:11

本帖最后由 noves 于 2017-9-13 12:20 编辑

回复 22# 122013137

noves · 发表于 2017-9-13 12:26:52

回复 22# 122013137

输出1.5V，Vgs接近于1.5，要M10要关断，阈值电压翻一倍也才1.4V，可能这么大吗

122013137 · 发表于 2017-9-13 14:45:45

回复 25# noves

从瞬态上看过程的末期，Vdd是2.5V ，vout是1.5V，压差是接近1V，还有 Cc两端的电压这时候是多少，这才决定了Vgs10的大小。而从DC上看Vout是1.5V的情况，显然M10的VGS10 比Vout是0V 时的VGS10更小，等效电阻加大了，反而优化了相位裕度

122013137 · 发表于 2017-9-13 14:47:43

回复 24# noves

你这文章叫什么名字方便上传吗

noves · 发表于 2017-9-13 21:45:50

回复 27# 122013137

不是文章，Allen书后讲运放一章的习题答案，我也是在这网站上下的

tiantiankl · 发表于 2017-9-13 21:54:53

ting hao

noves · 发表于 2017-9-13 21:55:06

回复 26# 122013137

我以前看过一个贴子里的讨论，说时域的overshot肯定是由于相位裕度不足引起的，如果从这个角度来说，输出为1.5V时应该有相位裕度不足的问题http://bbs.eetop.cn/thread-612965-1-1.html这个贴子

[求助] 一个2级cmos Op的笔试问题

站长推荐 /2