MOS管上的gate可以打孔么？

kevin_l · 发表于 2017-7-10 08:42:54

回复 20# 戴上面具做人
请问一下为什么CT在poly上面，那active在mos源漏处的CT怎么解释？但是有一点可以确定，poly CT确实可以打在active内，前提是有隔离层

德布劳内 · 发表于 2017-7-11 15:20:23

16nm工艺下是可以的。

故园入梦 · 发表于 2017-7-11 16:17:07

回复 22# 德布劳内
像这种可以打孔的工艺,在上面打孔,会不会影响器件的性能?

德布劳内 · 发表于 2017-7-11 17:24:29

回复 23# 故园入梦

不会的，甚至pdk里面就有这种做法。但在16nm工艺其实不是打孔，它在via0和poly、OD间多了一层layer，这个layer是可以放在poly的任何位置的。但一般只用在stdcell上。

戴上面具做人 · 发表于 2017-7-12 09:35:53

回复 21# kevin_l

因为有制作顺序啊，先有active 然后做栅，然后注入，再然后才是做contact，所以做contact 的时候栅已经在下面了，这个时候源漏上面并没有东西挡住所以contact 可以把源漏接出来，不对吗？

kevin_l · 发表于 2017-7-12 10:11:36

回复 25# 戴上面具做人
是啊，但还会影响栅的开启电压

戴上面具做人 · 发表于 2017-7-12 22:21:22

回复 26# kevin_l

我也是觉得会影响到管子的性能什么的，但是那个连接就不是很能理解了

Mavis_Zh · 发表于 2017-7-14 15:51:18

本帖最后由 Mavis_Zh 于 2017-7-14 15:52 编辑

一般是不允许的，就算你打孔了也会有DRC 和LVS错误。因为你的管子很大，建议你在poly两侧打孔，用metal连接起来。可以减小RC充电时间。

独立书斋 · 发表于 2024-5-11 11:53:12

戴上面具做人发表于 2017-7-8 18:18
回复 3# maomao198477

我也是这样觉得的，请问层主对这个问题有新的理解了吗

Tdc0001 · 发表于 2024-7-15 14:16:17

这样打感觉会损伤栅氧吧，毕竟是比较关键的层

[求助] MOS管上的gate可以打孔么？