关于vivado里ilaIP核的使用

zybsds

一直不太清楚ila这个IP核的用法，根据历程来看，是将生成ila核之后再例化，然后在和bit文件一起下载ltx文件，就可以观察波形了吧。
可是我照这样做了后一直没有波形。请有经验的大神帮帮忙

殷工

第一步，综合，综合前可以用mark_debug将想要抓取的信号标记下，方面设置debug；
第二步，综合完成后，setup debug, 将要debug的信号添加进dbug core，保存。
第三步，重新综合，实现，生成bit文件
然后就可以下载调试了
vivado 的ila不太好使，有时候ila加载成功了也会出现没有波形的情况。

殷工

建议不要更改debug信号的采样时钟，避免出现timing问题

zybsds

回复 3# 殷工


   谢谢您的指导，用ila也是迫不得已，因为最近在使用7系列的部分动态可重构功能，而这种情况下不能使用其中的debug功能，只能用ila然后使用hardware manger进行实测，的确很麻烦，不过最后成功解决了。

ibubapa

回复 2# 殷工


    thanks for sharing

jojofarmer

Try trigger anyway and used a real input clock as sample clock not PLL output clock or a generated clock inside circuit

jackhb007

zybsds 发表于 2017-6-15 09:18
回复 3# 殷工

不用ila还有什么debug手段？

freebigfish

这个ip在有的版本中有bug，实在不行可以换个vivado版本试试，我自己就进过这个坑