在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5363|回复: 6

[求助] 28nm后端DRC问题,在Via上面有很多edge length引起的min area问题

[复制链接]
发表于 2017-5-18 09:41:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,基于28 nm工艺,我在ICC里面PR之后,检查布线DRC不存在违反,到Calibre里面检查有很多这种edge length引起的min area的问题,数目非常多,应该是无法手工修复的。

我现在想用ICV来解决这种问题,发现也是水平有限,能修复的很少,请问一下,这种问题在后端中该如何解决呢?谢谢各位大牛了
QQ图片20170518093305.png
DRC如下:
Layer: M1 (61)        Type: M1_17c : M1 area when all of M1 edge length < 0.13um. DRC doesn't check when 0.05um * 0.13um rectangular M1 pattern, and doesn't check INST and RFSRAM region. >= 0.04 um2
分析之后,发现基本上都是在M1引出Pin的地方插入的Via和Pin形状拼在一起之后就形成了多边形,由于Via的M1尺寸小于0.13,所以引起了MinArea这个规则的检查。
QQ截图1.png

此外在M2 M3 M4 M5等上面都有这些类似的问题
QQ截图2.png

如上图所示,一层Via上面是另一层Via,因为一个是横着放的,所以另一个是竖着放置的,他们交叉之后又会引出上面同样的问题,哎,这个问题该如何解决呢?

请各位后端大牛帮帮忙,谢谢了
发表于 2017-5-18 14:55:47 | 显示全部楼层
回复 1# Horizon00


   interesting, I thought the rule already defined the minimum area rule, why it still generate the violations
发表于 2017-5-22 12:55:21 | 显示全部楼层
设置打via只能打在M1里
发表于 2017-5-22 15:08:43 | 显示全部楼层
smic的比较恶心,只要有十字交叉的形状都会有最小面积的问题,更新一下RULE说不定就没了。他都说了不检查某种特定的形状,也许是语法bug导致的ignore失效。已经一年多没做了不知道现在什么情况了,去年用的内部最新RULE就不会报出来了。
 楼主| 发表于 2017-5-22 18:49:51 | 显示全部楼层
回复 2# xiaoyisimonguo


   您好,非常感谢您的回复,请问一下,在ICC里面如何设置只在M1里面打Via呢?谢谢您了
 楼主| 发表于 2017-5-22 18:55:34 | 显示全部楼层
回复 4# tcwyfrex


   哦哦,好的,非常感谢您的回复,那我问一下他们内部,看能否获得最新的DRC文件吧,谢谢您了
发表于 2018-2-16 22:32:38 | 显示全部楼层
Thanks...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 08:16 , Processed in 0.023256 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表