DC综合时，有什么命令可以把clock tie 0 的DFF优化掉

浩然若枫 · 发表于 2017-5-18 11:09:43

您需要登录才可以下载或查看，没有账号？注册

x

请问各位大牛，在做design时，有个IP的clock端用不到，就tie 0了。怎么DC综合后，这些clock tie 0的寄存器还存在，
有什么命令可以把clock为constant的寄存器优化掉吗？谢谢

xiaoyisimonguo · 发表于 2017-5-18 12:54:46

回复 1# 浩然若枫

no answer yet? it is a interesting one

浩然若枫 · 发表于 2017-5-18 13:17:37

回复 2# xiaoyisimonguo

是的，还没有大牛给点意见

hjacky2010 · 发表于 2017-5-18 15:38:58

可以开boundary optimization试试效果，

浩然若枫 · 发表于 2017-5-18 17:49:20

回复 4# hjacky2010

好的，可以加上try一下

xyx10021 · 发表于 2017-5-19 11:36:57

register 一般不会被优化掉，除非定义了reg但没有使用，此时dc 编译时就会把这些去掉

xiaoyisimonguo · 发表于 2017-5-20 02:04:20

回复 6# xyx10021

Is there a way to ask DC to do the trick?

zhang531230905 · 发表于 2022-3-8 14:49:28

set compile_seqmap_propagated_constants true（default true）

imadam · 发表于 2022-3-10 09:44:43

看 set case_analysis_sequential_propagation always 有用没（虽然一般不建议这么设）

xingyun666666 · 发表于 2022-3-10 10:56:13

imadam 发表于 2022-3-10 09:44
看 set case_analysis_sequential_propagation always 有用没（虽然一般不建议这么设）

前辈，他的意思是，IP的ck端是否接收clock是通过一些reg来控制的？所以因为IP不用这个clock，那相应的reg就都tie 0了？
为什么一般不建议这么设，如果reg优化没了，会影响func?

[求助] DC综合时，有什么命令可以把clock tie 0 的DFF优化掉