设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › DC综合时，有什么命令可以把clock tie 0 的DFF优化掉 ...

12 / 2 页

发新帖

楼主: 浩然若枫

[求助] DC综合时，有什么命令可以把clock tie 0 的DFF优化掉

发表于 2022-3-11 10:13:48 | 显示全部楼层

xingyun666666 发表于 2022-3-10 10:56
前辈，他的意思是，IP的ck端是否接收clock是通过一些reg来控制的？所以因为IP不用这个clock，那相应的reg ...

不这么设置应该是更保守一些，保证更多path被优化到。也许其他mode就不需要这个case设置。

回复支持反对

发表于 2022-3-14 10:59:07 | 显示全部楼层

不需要任何设置，能不能优化掉，取决于逻辑是否等价
clk tie 0 不是寄存器被优化掉的充分条件
举个例子，这里如果复位变化，即使clk tie 0 ，Q端仍然可以有变化

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-24 12:53 , Processed in 0.013141 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表