在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5648|回复: 13

[原创] 关于二级运放的设计问题

[复制链接]
发表于 2017-3-4 12:24:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人目前再做一个二级运放的仿真,VDD为3.6-5V,输入摆幅为0.2-2.3V,输出摆幅为0.2-(VDD-0.2),静态电流20u以内,先做了一个一级运放,也就是没有P11和N7的情况下,直流工作点全部OK,相位余量有80左右,增益有82dB,PSRR80dB,所以想加上二级电路提高电压输出摆幅,但是无论怎么调节宽长比总是不符合要求,要不就是在3.6V能正常工作但是5V就不行,调完5V以后,3.6V又不能正常工作,我尝试找3.6-5V中的折中点,但是发现如果在3.6V OK的情况下,在P11工作在饱和区情况下,VDD增加到3.65V就会让N7进入线性区,更不要说VDD5V了,所以请大家帮忙看下问题到底在哪里,已经困扰好几天了,谢谢了!密勒补偿电路暂时没加,器件是.25工艺  图片是本人手画的,请大家将就看哈
1.png
1.png
发表于 2017-3-4 13:03:41 | 显示全部楼层
回复 1# iq24
看你怎么仿真了,要把vout输出电压设定在VDD/2
 楼主| 发表于 2017-3-4 13:24:34 | 显示全部楼层
回复 2# xiaota


   我用的是cadence自带的spectr。用的是直流仿真,看device的参数。麻烦再说具体点,谢谢!
发表于 2017-3-4 13:42:00 | 显示全部楼层
回复 3# iq24

一般都要闭环仿真,stb仿真很方便
发表于 2017-3-4 14:17:50 | 显示全部楼层
你这电源电压变化的太大了  什么应用有这种需求?另外,单级运放是基本上是绝对稳定的,看它相位余量的意义是什么?一些基本概念你应该没搞清楚,画的电路也没负载,两级的补偿你能搞的定?建议先回去好好看书,然后再动手搭电路测试
发表于 2017-3-4 14:31:56 | 显示全部楼层
ota的话要有cap负载
发表于 2017-3-4 17:05:02 | 显示全部楼层
N1和N4栅极和漏极应短路(二极管)。 因为电路不工作(没有适当的直流偏置)。
 楼主| 发表于 2017-3-4 18:15:18 | 显示全部楼层
回复 5# fightshan

你这电源电压变化的太大了  什么应用有这种需求?另外,单级运放是基本上是绝对稳定的,看它相位余量的意义是什么?一些基本概念你应该没搞清楚,画的电路也没负载,两级的补偿你能搞的定?建议先回去好好看书,然后再动手搭电路测试
   
因为是让我设计的题目,只要求了一个最低工作电压是2.7V,但是老板说要求是他随便编的,他的要求互相之间也有坑,让我自己找到坑在哪里,所以我想把VDD的范围做的尽可能大,可能我没有说具体,我看相位余量也同时看了增益和带宽,带宽在600K左右,实际电路是有负载的,我没加上,是3pF。我做了好几种结构的运放,有些二级运放如果不加补偿余量甚至有十几度,通过补偿可以达到余量60度左右,所以关于补偿的点是否能够详细说一下,我听你的意思是加了二级运放一定要加补偿,但是我在搭其他种类的电路时有些没加补偿的也可以有40-50度的余量,我就认为合理了,所以想请教下你的具体意思。
 楼主| 发表于 2017-3-4 18:17:00 | 显示全部楼层
回复 7# AcoAco

N1是偏置电流源,给N5N6提供电流镜主镜的,N4是一级运放的输出口,不能短路
发表于 2017-3-5 10:04:51 | 显示全部楼层
Reply to 9 # iq24

I am misread my handwriting, n-ch I am referring to N4 actually n-ch connected to P4, (looks like n-alpha). It should be a diode connection. For N1, it should be a diode connection. The two nch transistors will establish operational amplifiers N3, N4, N5, N6 and N7 current bias. You have not set the offset for n3, N4, N5, N6 and N7. This is what I'm from your schematic (no point set any diode connected to the current mirror of the primary transistor these N-channel transistor bias.) Looks like that I am the only person pointing out this, so if your schematic is Please obscure my opinion. good luck.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:40 , Processed in 0.023510 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表