分频时钟到底该怎么用？

谁枫而飘 · 发表于 2016-12-24 10:55:31

您需要登录才可以下载或查看，没有账号？注册

×

再FPGA中如果用到分频时钟，究竟该怎么样处理？约束create_generated_clock就可以了吗？

hanjingyun · 发表于 2016-12-24 22:16:15

ADSASDADFASFAF

无所谓 · 发表于 2016-12-26 10:10:36

用PLL模块很容易啊

huster · 发表于 2016-12-26 17:40:16

一般用pll/dcm产生，不用逻辑分频

谁枫而飘 · 发表于 2016-12-26 19:39:06

回复 4# huster

如果逻辑资源不够呢？

huster · 发表于 2016-12-27 10:15:23

回复 5# 谁枫而飘

什么意思？PLL不够吗？时钟频率不高的话，可以考虑通过时钟使能的方式间接实现分频。

bayilaoye2016 · 发表于 2017-1-2 16:48:56

不动啊你

谁枫而飘 · 发表于 2017-1-2 19:16:38

回复 6# huster

项目需要，必须一个时钟，不能使能，XILINX可以分频，但是分频过后，必须经过一个时钟BUFFER，否则SKEW会很大，当这个时钟驱动达到一定时，会出现hold违例。

ysqsmallfish · 发表于 2017-1-9 14:23:58

好东西，收藏了

账号		自动登录	找回密码
密码			注册

[讨论] 分频时钟到底该怎么用？