在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2925|回复: 5

[求助] FPGA烧录BIT文件能在代码中进行控制吗

[复制链接]
发表于 2016-8-13 17:01:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
比如说我在代码里写某种条件下就能触发自动重新加载BIT文件在线等啊
发表于 2016-8-13 20:25:27 | 显示全部楼层
动态可重配
发表于 2016-8-13 22:41:48 | 显示全部楼层




   当然可以,你利用一只IO,控制在某一时刻拉低FPGA配置的初始化脚就行了。xilinx好像是/init、/prog脚吧。
 楼主| 发表于 2016-8-15 08:29:47 | 显示全部楼层
回复 2# Timme


   具体该怎么做呢
发表于 2016-8-15 08:39:14 | 显示全部楼层
回复 4# nateriver93


   如果是xilinx的fpga,具体的做法,建议你参考ug470_7Series_Config.pdf,官方有下载的。   “Chapter 4 Dynamic Reconfiguration Port (DRP)”,这里讲了动态重配置,包括配置部分逻辑。另外,“Chapter 7 Reconfiguration and MultiBoot”,这一章也有另一种重新配置的方法。你可以研究后决定用那种方法更加适合你的设计。
发表于 2016-8-16 18:04:47 | 显示全部楼层
版主就是牛啊,学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 11:25 , Processed in 0.023987 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表