在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3071|回复: 9

[资料] ISSCC2010 SC4 Transistor-Level Design of Critical PLL Circuits

[复制链接]
发表于 2016-8-4 01:16:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 bonyou 于 2016-8-5 18:28 编辑

ISSCC2010 SC4 : Transistor-Level Design of Critical PLL Circuits byPeter Kinget.
Transcript:
发表于 2016-8-4 10:29:09 | 显示全部楼层
谢谢分享
发表于 2016-8-4 11:25:51 | 显示全部楼层
where is it?
发表于 2016-8-4 11:27:13 | 显示全部楼层
文件在哪呢
发表于 2016-8-4 17:02:18 | 显示全部楼层
回复 1# bonyou


    附件挂了
发表于 2016-8-4 18:05:01 | 显示全部楼层
重新发下了,附件挂了
发表于 2016-8-5 08:14:07 | 显示全部楼层
文件在哪呢
发表于 2016-8-12 13:35:52 | 显示全部楼层
发表于 2016-8-23 13:23:41 | 显示全部楼层
thank you
发表于 2016-9-1 09:09:35 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 07:34 , Processed in 0.021708 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表