HBM测试讨论

lmgrd · 发表于 2016-7-7 15:56:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位好！最近拿片子做ESD HBM测试,拿到测试结果后，发现了一个比较奇怪的问题，这个芯片等效ESD架构图如下：

测试发现，HVDD到AVSS(+)和 AVSS到HVDD(-)的测试结果不一样，
他们的泄电回路是一样的（差别在于测试IV特性曲线时参考点不一样），
为啥HVDD到AVSS(+)可过2KV，而AVSS到HVDD(-) 1.5KV没过呢？
有其他不明白的信息后续补充，这问题可能比较小白，还请大神讨论~指教~

math123 · 发表于 2016-7-7 18:24:18

AVSS往HVDD方向打正ESD只需要经过两个正向二极管，应该保护能力更好才是

lmgrd · 发表于 2016-7-7 21:45:00

回复 2# math123

AVSS往HVDD方向打负esd

jesseyu · 发表于 2016-7-7 23:36:26

是不是触发其它的BJT啥的咯，这玩意光看电路图是看不出来的啊。

math123 · 发表于 2016-7-8 10:30:20

本帖最后由 math123 于 2016-7-8 11:00 编辑

可能悬空I/O的初始电位导致了结果不同吧

HVDD    2kv    0V
AVSS    0V    -2kV
HVI/O OV    0V

math123 · 发表于 2016-7-8 11:49:58

因为D1是p+ nwell ，D2和D3是psub nwell，所以D1的击穿电压应该比D2 D3低，

当HVDD向AVSS打正电压，D1会先击穿，分担了一部分的电流，然后D3再击穿

AVSS向HVDD打负电压，D2和D3同时击穿

lmgrd · 发表于 2016-7-8 12:45:14

回复 6# math123

不好意思，没有详细介绍diode具体类型 QQ截图20160708124109.png

上图中D2和D3为高压diode，类型一样； D1为高压BJT Power Clamp.
我赞成可能悬空IO的初始电位导致了结果不同，
而为什么AVSS向HVDD打负电压，D2和D3会同时击穿呢？

math123 · 发表于 2016-7-8 13:32:17

说错了，以为是标准CMOS工艺呢。那D2和D3的击穿电压相比D1怎样啊，D1这种power clamp是击穿导通吧，不像一些CMOS power clamp是直接导通的吧

jamesccp · 发表于 2016-7-8 16:25:16

ESD 性能还要看芯片布局，有时候芯片布局比电路重要。

lmgrd · 发表于 2016-7-8 16:31:59

回复 8# math123

D2和D3的击穿电压比D1高，D1是击穿导通，不是直接导通。

[讨论] HBM测试讨论

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1