set_input_daley

谁枫而飘 · 发表于 2016-6-25 13:09:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

set_input_delay -min到底有什么用？set_input_delay -max是为了满足建立时间，那么set_input_delay应该是为了保证满足保持时间吧？为什么在做timequest分析时序的时候只是用了set_input_delay -max没有时序违例，但是加上了set_input_delay -min就是出现了setup违例呢？而且为什么是setup违例？ 3P~QATU~MNFY8`8%_%4$NKE.png

这是图，上升沿和下降沿双沿采样。

下面是约束文件
set_input_delay -add_delay -max -clock [get_clocks {rgmii_rxclk}]  0.500 [get_ports {rgmii_rxctrl}]
#set_input_delay -add_delay -min -clock [get_clocks {rgmii_rxclk}]  -0.500 [get_ports {rgmii_rxctrl}]
set_input_delay -add_delay -max -clock_fall -clock [get_clocks {rgmii_rxclk}]  0.500 [get_ports {rgmii_rxctrl}]
#set_input_delay -add_delay -min -clock_fall -clock [get_clocks {rgmii_rxclk}]  -0.500 [get_ports {rgmii_rxctrl}]

当我把set_input_delay -min加上的时候回会在下降沿触发器的前面多一个逻辑块，这我能理解。但是多了一块让我奖励时间违例，我TM搞不懂。哦，前提是数据在进入触发器前没有任何组合逻辑。

杰克淡定 · 发表于 2016-6-25 14:37:55

set_input_delay,用于约束输入端口信号在芯片外面的虚拟组合逻辑延时。-max和-min分别代表外部最长组合逻辑路径以及最短组合逻辑路径。

正常而言，对于最短路径，即-min，最小也只能等于0，就是完全没有组合逻辑；但是，可以考虑一种情况，外部用于产生rgmii_rxctrl信号的寄存器，它的时钟和你内部用于采样的时钟相位不一致，而是相对内部相位提前了0.5ns，那寄存器输出信号自然也提前0.5ns，现在假设寄存器输出信号还是维持原样，那就相当于说外部有一个虚拟的组合逻辑，它将rgmii_rxctrl提前了0.5ns，等价于这个组合逻辑的delay为负的0.5ns。这其实是灵活骗工具的一种约束，-min为负一般是过约束。

做hold检查的时候会使用-min，假如信号进来后内部没有任何组合逻辑，直接进入寄存器的D端，即使寄存器对hold时间需求只有0ns，显然内部就至少需要补偿0.5ns的buffer做delay。

回头看setup，使用-max，此时data path上的路径，除了外部的0.5ns，还要加上内部增加的这部分组合逻辑延时了。从而可能导致出现你说的setup不满足的情况。

上面解释的是原因。出现这个问题，你需要确认的是，自己的这个约束值是否合理。

谁枫而飘 · 发表于 2016-6-25 15:16:41

回复 2# 杰克淡定

我使用set_input_delay -max ......是没有setup违例的，我同时使用set_input_delay -max..........和set_input_delay -min..........才出现setup违例。按理说，添加了这个最多出现hold违例，怎么会出现setup违例呢？