cadence中怎么对adc测试INL与DNL？

天蓝Lenore · 发表于 2015-8-17 13:23:35

回复 20# caotulang

你出错是因为你把汉宁窗那句注释掉了

Foreeliu · 发表于 2016-3-24 10:37:21

回复 8# zengyl

波形里面的tool下面没有“table”啊，只有calculate和results browser这两个选项，是怎么回事呢，还是我哪里搞错了，谢谢！

为你到宁夏 · 发表于 2016-6-13 18:23:41

回复 8# zengyl

你好，理想DAC里面你说的vtran是转换中间点，这具体是个什么意思呢，谢谢？

zengyl · 发表于 2016-6-15 11:55:48

回复 23# 为你到宁夏

就是高低电平的一半，理解为判决0和1的临界值

为你到宁夏 · 发表于 2016-6-16 12:00:20

回复 24# zengyl

明白了，感激不尽

asu2011 · 发表于 2016-6-16 15:30:15

这是个好帖子啊

569038754 · 发表于 2016-7-1 23:35:14

这个帖子回复真的很感人！

jqsun · 发表于 2016-7-2 11:02:25

感觉楼主还需要多学习，这个直接把DAC的模拟台阶画图，然后table取点就行了，复制到Windows下的txt里面，然后用matlab文件调用

jqsun · 发表于 2016-7-2 11:07:35

DAC在ahdllib的库，你可以把8bit的代码改一下，改成10bit就能用了。其实数学分析，DNL和INL一般是很少有人去仿真，因为数据要求很大，4096也不会太精确。我建议你去跑斜坡信号，ADC的失码就可以看出来，如果各个模块很好的话，INL也不会差

akira_lim · 发表于 2017-5-31 10:09:07

thanks for your sharing

[求助] cadence中怎么对adc测试INL与DNL？