求助大侠：同步BOOST，PMOS管隔离环的画法

jiang_shuguo · 发表于 2013-11-21 21:03:57

回复 30# hszgl

不在，工作中用的不多。而且都不成句。

hszgl · 发表于 2013-11-21 21:50:42

回复 31# jiang_shuguo

好吧，我瞎猜了。

lavida_2010 · 发表于 2013-11-21 22:50:13

路过。。。。

feiyufox · 发表于 2013-12-3 16:07:54

歪到爪哇岛了

zhongbo1127 · 发表于 2013-12-4 12:49:07

我去，文人多相轻，古人不于欺也。

sniper711 · 发表于 2015-5-16 00:22:27

本来感觉还是个好帖子的~·~~

lindychen · 发表于 2016-5-30 20:58:38

请问这个问题解决了吗？pmos的衬底接在哪里？
还有pmos控制电路的VDD接在哪里呢？

lindychen · 发表于 2016-5-31 14:50:03

再顶下

confiope · 发表于 2016-6-1 09:00:00

回复 37# lindychen

问题早已解决，芯片早已量产。生于忧患，死于安乐，多想想可能的风险是好事。
PMOS功率管的NWELL需要选择最高电位，
但是寄生PNP还是不能完全断绝开启，
版图需要注意。

lindychen · 发表于 2016-6-1 09:16:48

回复 39# confiope

请问你说的pmos的衬底接在最高点，是指哪里？Vout？
但实际在转换过程中，VSW有时候高于Vout；而且问题在于
在死区时间时，vsw会有小突起，更加高于Vout，那么pmos
就可能导通了，也就是说nmos 和 pmos同时导通了，死区
时间实际不存在了。
请问这个问题，如何解决呢？望赐教。

[原创] 求助大侠：同步BOOST，PMOS管隔离环的画法

站长推荐 /2