Verilog语言问题

黎释注册 · 发表于 2016-5-31 08:18:49

您需要登录才可以下载或查看，没有账号？注册

x

急需！！！！！！！！在实现一个模块框图时，但是需要三个流程图，一个读过程，一个写过程，一个控制读写过程，如果三个过程都采用状态机实现，那么在一个模块中是需要每个过程都单独用parameter定义状态，还是所有状态放在一起用一个parameter定义。谢谢大神们！！！

ltshan · 发表于 2016-5-31 08:34:48

可以把具体模块框图贴出来看看

z894811350 · 发表于 2016-5-31 08:46:38

建议分开做，方便后续增加一些功能，调试都会比较方便

杰克淡定 · 发表于 2016-5-31 09:13:28

你如果是三个独立的状态机，肯定是分别单独定义了，这样清晰明了，搅在一起不是自找麻烦么

无所谓 · 发表于 2016-5-31 10:10:15

分开的模块，为了方便还是分开的好

黎释注册 · 发表于 2016-6-1 16:59:04

回复 4# 杰克淡定

恩，谢谢

黎释注册 · 发表于 2016-6-1 17:07:05

回复 2# ltshan

黎释注册 · 发表于 2016-6-1 17:10:38

回复 4# 杰克淡定

我在下面发了框图，和过程流程图，是利用双口RAM 缓存源视频解码后的RGB数据，后面数据再存入SRAM中，能帮我看看吗？谢谢

黎释注册 · 发表于 2016-6-1 17:12:08

回复 3# z894811350

我贴出了框图和流程图，能帮我看下吗，谢谢。

菜鸟要飞 · 发表于 2016-6-2 08:57:57

分开好啊，互相不影响

[求助] Verilog语言问题