关于提升电流源输出阻抗的问题（电流舵DAC相关）

wangheng1991 · 发表于 2016-5-12 18:13:41

回复 9# super_star_j

确实是提升了M1 M2的cascode结构的输出阻抗，但镜像过去的current source cell 结构是完全对称的所以阻抗也会提升的

wangheng1991 · 发表于 2016-5-12 18:17:40

回复 10# lifengyang

你的意思电路有问题？电容是重要因素之一，现在就想提升阻抗，如果把feedback级放右边，怕是电路整个结构大变，不过想法挺好。

azeee · 发表于 2016-5-12 19:14:40

回复 11# wangheng1991

镜像前阻抗提升，镜像过去后阻抗并没有提升

wangheng1991 · 发表于 2016-5-12 19:29:01

回复 13# azeee

我认为管子是对称的（镜像前后），所以M2和CAS管的源级电压几乎相等，两结点相当于连在一块的，因此current source cell级和左边电路一样仍可以提升阻抗》》》》》》》》》》》》》》个人见解，望大家相互讨论，如何设置管子的region才能真的提升阻抗。

super_star_j · 发表于 2016-5-12 19:40:35

回复 14# wangheng1991

镜像后的阻抗肯定没有提升的，自己画出小信号模型分析

wangheng1991 · 发表于 2016-5-12 20:59:52

回复 15# super_star_j

我的意思是着这电路可以看成M2的源级和CAS管的源级连在一起的，然后再去小信号分析，阻抗就提升了，现在的的主要问题是：如何设置管子让它的功能实现。

super_star_j · 发表于 2016-5-13 09:43:41

回复 1# wangheng1991

首先你可以想一下，如果说镜像后的阻抗和镜像前的阻抗是一致的话，那我就一个vbias，复制所有的current steering电流源，阻抗都增加了，那为什么目前都没有这种结构？
M2 M1的阻抗变大，因为M2的源到栅有一个环路增益，但是Mcas的源到栅没有任何环路，不会增大输出阻抗的，按照基本的计算输出阻抗方法，在输出端加v，i计算，得到的阻抗根本不会增大
你不确定的时候就用最基本的办法去计算就知道了，不用这样想当然的

wangheng1991 · 发表于 2016-5-13 11:33:41

回复 17# super_star_j

但是我用软件实测过：M2的源级和CAS的源级电压是几乎完全一样的，变化趋势一直，难道这样不能认为loop存在吗？那篇文章你看了没？你如何看呢，难不成电路有问题？

super_star_j · 发表于 2016-5-13 14:27:14

回复 18# wangheng1991

输出阻抗和你看到的源端电压没什么关系，文章有问题，根本没有什么实质性东西，你要弄懂反馈环路怎么形成的，你从哪能找到cas的源到栅的环路？你说一个大信号的问题去看小信号的东西，肯定是不对的，如果真可以这样，申请个专利，可以赚多少钱啊

lifengyang · 发表于 2016-5-13 15:12:19

回复 18# wangheng1991

你可以仿一下ac，电流源输出加ac信号，看下M2 GATE在低频时动不动，如果不动证明loop没起作用。
还有小信号阻抗也很容易仿，你看下bias那路和电流源那路从cascode的drain往上看阻抗一样吗。
我也怀疑这图给的不太对

[讨论] 关于提升电流源输出阻抗的问题（电流舵DAC相关）

站长推荐 /2