关于seal ring与芯片面积的问题

philosics · 发表于 2015-7-2 15:54:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求教各位大神，芯片面积是怎么算的啊比如我做2mm x 2mm的芯片，那么2mm x 2mm是seal ring的面积吗？还是说内部电路是2mm x 2mm ，seal ring内界尺寸是 2010um x 2010um（工艺要求seal ring到内部间距10um）？在线等···

fuyibin · 发表于 2015-7-3 13:18:31

目的是什么，纠结这种问题有必要么，seal ring 外面还有scribe line

philosics · 发表于 2015-7-3 15:05:28

回复 2# fuyibin
目的是要自己画seal ring 不知道该画多大啊

fuyibin · 发表于 2015-7-3 17:55:33

回复 3# philosics

那就照着design rule上的结构画，是固定的，而且drc rule也不一样

jiang_shuguo · 发表于 2015-7-3 18:10:57

跟fab沟通，我接触的划片一般留60um或80um。

philosics · 发表于 2015-7-6 15:36:51

回复 4# fuyibin
是啊结构是照着画的但是大小呢工艺文件上规定了minimum space between seal ring to scribe line =3um，所以我2mm x 2mm的芯片是scribe line是2mm x 2mm？一开始是这样画的后来老师说应该是seal ring里面对角线处放pad，pad的顶角之间是2mm x 2mm我就费解了

philosics · 发表于 2015-7-6 15:38:21

回复 5# jiang_shuguo
你是说scribe line到seal ring 60-80um？唉本科都还没毕业啥都不懂···

shuijinge · 发表于 2016-4-6 20:52:42

回复 6# philosics

请问，你用的是什么工艺？ “minimum space between seal ring to scribe line = 3um” 是在哪个工艺库文件里面看到的？

philosics · 发表于 2016-4-7 10:33:51

回复 8# shuijinge

当时应该是用的CSMC 0.5um 就在DRC文件里啊

shuijinge · 发表于 2016-4-7 10:49:52

本帖最后由 shuijinge 于 2016-4-11 14:59 编辑

回复 9# philosics

我就看到这个图，但是seal ring 到 scribe line没定义间距

[求助] 关于seal ring与芯片面积的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1