100M晶振产生外部时钟输入到FPGA，怎么在内部产生一个8.05M的时钟信号

zengbowenzi · 发表于 2016-3-29 17:25:34

您需要登录才可以下载或查看，没有账号？注册

x

如题，尝试用了DCM的CLKFX接口，但是只能产生大于32M的时钟，求问大神如何解决的

登录/注册后可看大图

董小三 · 发表于 2016-3-29 18:51:53

外部用一个4兆左右的时钟，DCM不支持生成时钟小于原始时钟

iidestiny · 发表于 2016-3-29 19:23:54

先看芯片手册，每款芯片的DCM 和PLL 输入输出频率都有范围，确认8.05在可用范围内后再看能不能分出来了。

zhangbinsniper · 发表于 2016-3-29 20:05:14

可以用逻辑分出一个8.05M的脉冲做为高频时钟的使能信号来做相关8.05M的控制

shiyinjita · 发表于 2016-3-29 20:05:14

10M分频为5M，然后产生

zengbowenzi · 发表于 2016-3-29 20:10:55

本帖最后由 zengbowenzi 于 2016-3-29 20:13 编辑

回复 2# 董小三

我电路上的FPGA外部只接了100M晶振，无法输入其他频率的时钟，8.05M只能用这个100M时钟产生

zengbowenzi · 发表于 2016-3-29 20:12:47

回复 5# shiyinjita

我电路上的FPGA外部只接了100M晶振，不支持再输入其他频率的时钟，8.05M时钟只能通过100M来产生

shiyinjita · 发表于 2016-3-29 20:21:29

回复 7# zengbowenzi

我怎么发现可以哈

whz7783478 · 发表于 2016-3-29 21:18:30

回复 8# shiyinjita

100*2/25=8,而不是8.05

zengbowenzi · 发表于 2016-3-29 21:34:22

回复 8# shiyinjita

是不是不同的FPGA是不一样的，我用的是v4sx35的，你用的是什么芯片

[求助] 100M晶振产生外部时钟输入到FPGA，怎么在内部产生一个8.05M的时钟信号