请教一个关于SARADC的非二进制电容阵列的问题

15751868352 · 发表于 2016-2-24 19:25:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我最近正在做一个SARADC，要用到非二进制，对于非二进制电容阵列的优点，我有一点不是特别能够理解，就是关于使用二进制算法后可以减小DAC的建立时间，即DAC不用再建立到最终值的1/2LSB范围内，而只需建立到冗余范围就好。可是如下图所示：

比如我输入信号是1800LSB，MSB本该量化成0，但如果ADC仅仅只是建立到冗余范围内就可以比较的话，DAC只建立到1691.5LSB就开始比较，得出结果大于，所以为1。。。。。这不就错了吗？就算后面全是0，也无法校正回去了啊。

当然如果是输入1950LSB，MSB错误判断为0，这个我知道是可以校正回去的

还请大神们看看，略微指点我下，谢谢大家了

xiwanghebe · 发表于 2016-3-25 20:30:59

Low-power high-performance SAR ADC with redundancy and digital background calibration.pdf
你看看这个paper，你的描述我看不太明白，冗余根据结构不一样，可校正的区间可能是不对称的。paper里面很细致的描述冗余的原理。只要建立误差足够小，即使判断错了，后面还有足够多的step size能让最后的结果落在正确的区间。

hjstrive · 发表于 2016-3-26 09:07:00

回复 2# xiwanghebe

你好，该论文为啥在IEEE上没搜到？

xiwanghebe · 发表于 2016-3-26 10:51:03

Low-power high-performance SAR ADC with redundancy.pdf (2.15 MB, 下载次数: 831 )
因为是毕业论文，你看下。

xiwanghebe · 发表于 2016-3-26 10:51:41

你截图的这个table是哪一个paper的，可以发一下吗

vlsinaresh · 发表于 2016-4-22 02:05:51

gdggdfgdfgdgd

大大山 · 发表于 2016-4-23 22:22:02

回复 1# 15751868352

your're right...

ericking0 · 发表于 2016-4-24 09:03:54

有点不明白你的描述；
但是可以说一下我对non-binary saradc的理解：
binary的sar，一个输入只对应一个码值的输出，如果某STEP建立不完全即开始比较，结果错了，由于下面的所有bit的权重加在一起都不如MSB的权重，所以即使后面的bit全部往回掰都无法把MSB的动态建立误差掰回来；
对于non-binary的sar，一个输入其实可以对应两个码值的输出，所以如果建立误差在冗余范围以内的话，即使当前bit错了，后续的bit的和的权重党羽当前bit，所以后续bit可以将MSB的动态建立误差掰回来；

另外冗余范围根据量化的方式的流程呈现正负的不对称性，正负建立误差的冗余范围不同，这个可以自己推导一下；
另外就是可以用DTC，人为的加入一些误差，来使冗余范围对称；

fwutsairlin · 发表于 2016-7-5 16:29:52

THANK YOU

phononwang · 发表于 2016-8-1 12:45:31

thank you

[求助] 请教一个关于SARADC的非二进制电容阵列的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2