ADPLL博士论文

hzx85337856 · 发表于 2016-3-6 21:44:53

回复 11# liuchuanfeng14

请问UCSD是哪位professor做的呢？？？

hzx85337856 · 发表于 2016-3-6 21:48:17

回复 35# hughhuang

现在手机里边还不行，但是很多clock芯片，比如基站啊，ethernet啊，都用的ADPLL

hzx85337856 · 发表于 2016-3-6 22:06:01

回复 44# IC_ant

可以的，你搜ADCDR，我见过有韩国人做过的，2.0G？我记得是上G了

hzx85337856 · 发表于 2016-3-6 22:08:50

回复 36# liuchuanfeng14

前辈问下那个Sigma Delta TDC是哪种TDC架构啊？是那个gated RO吗？

hzx85337856 · 发表于 2016-3-6 22:13:13

回复 21# liuchuanfeng14

Marvell貌似已经在wifi里边用了

hzx85337856 · 发表于 2016-3-6 23:02:42

回复 69# liuchuanfeng14

最后一句绝对是大实话！！做ADPLL的时候supply和走线是big issue

liuchuanfeng14 · 发表于 2016-3-7 08:33:38

回复 71# hzx85337856

Galton!

liuchuanfeng14 · 发表于 2016-3-7 08:36:53

回复 74# hzx85337856

Gated Ring Oscillator只能做一阶整形。。。现在有做三阶整形的，2014年的RFIC里面有一篇Delft的文章，你可以查一查，题目有点忘了。但是现在三阶SDM TDC都要用到时间放大器，这东西过不了PVT的。。。

liuchuanfeng14 · 发表于 2016-3-7 08:39:43

回复 75# hzx85337856

Wifi对于Fractional Spur的要求不是很高。。。

hughhuang · 发表于 2016-3-7 09:43:40

回复 72# hzx85337856

谢前辈指教~

[原创] ADPLL博士论文