在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2493|回复: 2

[求助] lattice在PAR中出现的error

[复制链接]
发表于 2015-12-4 14:38:08 | 显示全部楼层 |阅读模式
100资产
error的提示是这样的:
QQ截图20151204142839.png
PLLInst_0是这个IP:
QQ图片20151204143123.png
pcs_hdmi_10b_inst是这个IP,rxfullclk就是这个IP生成的输出(这个IP就是lattice的PCS):
QQ截图20151204143522.png

QQ截图20151204143539.png

发表于 2015-12-4 16:14:23 | 显示全部楼层
你这个应该是PLL用的不对,想XILINX的内部时钟加载PLL上需要选择NOBUFFER 应该一个道理吧
 楼主| 发表于 2015-12-4 17:12:03 | 显示全部楼层
本帖最后由 tengzuming 于 2015-12-4 17:13 编辑

回复 2# sss08_leon


   谢谢您的回复。   其实我现在需要实现的功能就是把hdmi的输入信号转换为lvds。这样的话就需要hdmi rx模块和lvds tx模块,这两个模块lattice本身都有source code,然后我把这两个模块合到一起进行PAR就会出现这样的问题了。
   您的意思是要我更换PLL吗?因为这个PLL的选择本身是lattice提供的LVDS模块一部分,所以我也不知道要怎么改成合适的。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 19:32 , Processed in 0.017290 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表