i2c总线verilog从机代码求答疑

petrel87 · 发表于 2015-11-25 21:35:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

主机和从机只有sda和scl相连。现在我设定好的主机那边传来的scl是：
always @(negedge clk)
scl=~scl;
也就是错开相位、2倍分频。
从机这边
always
scl_r<=scl;

现在从机这边我需要一个同步的时钟，求教大神，怎么对scl信号实现加倍频率、再调整回相位。。。。
调整相位我应该可以做到。就是不知道怎么倍频。大神帮我！
谢谢

murphy522 · 发表于 2015-11-25 21:58:58

没那么麻烦，直接建一个 MB 系统 I2C 很容易做

petrel87 · 发表于 2015-11-25 22:16:28

回复 2# murphy522

啊大神，又是你。我是初学者。求告知mb系统是啥？
另外麻烦归麻烦，是否有办法可以倍频？

zzczx · 发表于 2015-11-25 23:05:03

回复 3# petrel87
要么找个高频时钟进来，不行就异步设计。

yizi0000 · 发表于 2015-11-26 08:15:31

软核microblaze上有i2c的外设接口，一般用更高频率的时钟来采样也可以。

petrel87 · 发表于 2015-11-26 09:50:24

回复 4# zzczx

他的从机只有2根线外接。scl和sda。能不能说说怎么异步？

askmen · 发表于 2016-3-11 15:07:18

I2C速度不是很快，可以通过延迟来控制相位

wide_road · 发表于 2016-3-11 15:30:11

因为I2C时钟频率一般是从几十到几百KHz (比如10khz~400khz），不知您的scl时钟频率是多少。
假设master产生的SCL 是100khz。

再假设slave 的系统时钟sys_clk是25mhz（就是比SCL的频率高出多个数量级）
1，那么，就可以把 SCL 输入到sys_clk 时钟域中的flip-flop 数据输入端，采用3级flip-flops
2，然后采用与非门就可以获取到SCL的上升沿下降沿。
3，在用sys_clk中的计数器产生延时采样触发信号，作为采集SDA 的flip-flop的使能

[求助] i2c总线verilog从机代码求答疑

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

标题

站长推荐 /2