在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2670|回复: 4

[求助] Sigma-Delta ADC中采用多位量化器可以减小调制器中积分器的输出摆幅

[复制链接]
发表于 2015-11-11 20:49:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在一篇论文中看到:1.”Sigma-Delta ADC中采用多位量化器可以减小调制器中积分器的输出摆幅,增强调制器的稳定性“
2.采用多位量化器时,调制器不容易发生过载。
我刚开始学习Sigma-Delta ADC,不太理解这两句话,麻烦高手解释下原因,谢谢!
发表于 2015-11-12 09:26:24 | 显示全部楼层
单比特量化误差更大,积分器摆幅大,肯定更容易使积分器饱和
 楼主| 发表于 2015-11-12 09:31:10 | 显示全部楼层
回复 2# knowlittle

你好,我不太理解单比特积分器的输出摆幅大的原因,你能解释下吗。
 楼主| 发表于 2015-11-12 16:39:15 | 显示全部楼层
顶起!!!
发表于 2020-4-24 10:44:29 | 显示全部楼层
同求
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:00 , Processed in 0.018483 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表